共查询到10条相似文献,搜索用时 15 毫秒
1.
提出一种新颖的单粒子效应加固输入接口电路,采用组合逻辑延迟后运算处理的方案。该电路基于华润上华600 V BCD 0.8 μm工艺进行电路设计和流片,并在中科院国家空间科学中心完成单粒子辐照测试。仿真测试结果表明,提出的输入接口电路可以有效免疫线性能量传递值(LET)在80 MeV·cm2/mg以下单粒子翻转(SEU)事件,特别是对多个节点同时发生单粒子翻转事件的情况,提出的电路抗单粒子翻转可靠性较高。 相似文献
2.
为了缓解瞬态故障引发的软错误,提出一种对单粒子翻转完全免疫的加固锁存器。该锁存器使用4个输入分离的反相器构成双模互锁结构,使用具有过滤瞬态故障能力的C单元作为输出级,采用快速路径设计和钟控设计以提升速度和降低功耗。Hspice仿真结果表明,该电路结构没有未加固节点,所有节点都具有自恢复能力,适用于门控时钟电路。相比于SIN-LC,Cascode ST,FERST,TMR和SEUI加固等类型的锁存器,该锁存器的延迟、功耗、功耗延迟积平均下降82.72%,25.45%,84.24%。此外,该电路结构受工艺角、供电电压和温度扰动的影响较小。 相似文献
3.
4.
《固体电子学研究与进展》2013,(5)
利用Muller_C单元,设计一种异步保存及互锁存储单元结构,该结构采用状态锁存机制和增加节点电容方法,能有效防止单粒子翻转效应的发生,同时也可提高电路抗单粒子瞬变和多节点扰动效应的能力。在0.18μm工艺条件下用此结构设计的D触发器,面积为1 422μm2,动态功耗为0.42mW,建立时间为0.2ns,保持时间为0.03ns。实验结果表明:利用触发器链验证电路,在时钟频率为20 MHz时,单粒子LET翻转阈值为31MeV·cm2/mg,比双互锁存储单元结构的抗单粒子能力提高40%。 相似文献
5.
6.
基于双互锁存储单元(DICE)结构,采用TSMC 0.18μm体硅CMOS工艺,设计了一个带复位和清零端的主一从型抗辐照触发器.通过将数据存放在不同的节点以及电路的恢复机制,使单个存储节点具有抗单粒子翻转的能力.采用多种改进设计,增强抗单粒子瞬态脉冲(single event transient,SET)的能力,并且降低了电路功耗.通过Spectre仿真,测试了触发器的抗单粒子翻转(single event upset,SEU)能力,确定了版图设计规则.采用新颖的3倍高度的版图布置及环栅NMOS结构,消除了总剂量效应;采用双保护环,降低了单粒子闩锁效应;最终完成了全方位抗辐照的触发器电路设计. 相似文献
7.
8.
摘 要:基于0.18μm工艺平台,对双互锁存储单元(Double Interlocked Storage Cell,DICE)结构的触发器电路进行重粒子试验,重点验证单粒子效应(Single Event Effect,SEE)中的单粒子翻转(Single Event Upset,SEU)对体硅CMOS工艺器件及电路的影响。对比分析不同频率、不同驱动能力、不同版图结构和不同电压这四种情况下的辐照数据,验证电路抗辐照性能的有效性。实验结果表明:在实际工作中合理考虑DICE触发器的工作频率、工作电压、版图面积、节点驱动等因素,可满足航空航天应用的需求。 相似文献
9.
采用当前成熟的两种抗单粒子翻转锁存器构成了主从D触发器,在D触发器加固设计中引入了时钟加固技术,对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。 相似文献
10.
《固体电子学研究与进展》2014,(5)
随着集成电路制造工艺尺寸不断减小、集成度不断提高,集成电路在太空环境应用中更容易受到单粒子辐照效应的影响,可靠性问题越发严重。特别是对高频数字电路而言,单粒子翻转效应(SEU)及单粒子瞬态扰动(SET)会导致数据软错误。虽然以往的大尺寸SOI工艺,具有很好的抗单粒子性能,但仍需要对深亚微米SOI电路进行辐照效应研究。文中通过对4种触发器链进行抗辐照设计,用0.18μm SOI工艺进行了流片验证,并与体硅CMOS工艺对比分析。1.8V电源电压条件下的触发器翻转阈值可以达到41.7MeV·cm2/mg,抗辐射性能比0.18μm体硅CMOS工艺提升了约200%。 相似文献