采用可调谐有源电感的多频段低噪声放大器

设计了一种采用可调谐有源电感(TAI)的多频段低噪声放大器(MBLNA).在放大级中,由电感值及Q值可多重调谐的TAI与电容值可调谐的变容二极管构成选频网络,并结合共射-共基放大电路,实现对不同频段信号进行选择放大.输入级采用带有输入串联电感与发射极电感负反馈的共射放大电路,实现了 MBLNA输入阻抗的宽带匹配.输出级...     

GPS低噪声放大器

MAX2686／MAX2688设计用于带有GPS功能、工作频段为1575MHz的应用。该系列LNA只有4个引脚,采用0．86mm×0．86min、0．4mm焊球间距的晶片级封装（WLP）,可最大程度地减小方案尺寸。     

北斗+GPS高性能低噪声放大器的研究与设计

针对国内北斗行业的发展和双模定位的优点以及北斗B1频段和GPS相近的特点,给出了一种适用于北斗B1频段和GPS L1频段的低噪声放大器的设计原理和设计方法,并制作出实物,给出了测试结果。为了达到更好的增益,采用了3级级联的方式。设计出的低噪声放大器的在B1和L1频段内的增益（38±0.5）dB,输入驻波系数小于1.8,输出驻波系数小于1.2,噪声系数小于0.65dB,在全频段内无条件稳定,可用于北斗B1频段和GPS L1频段。     

一种低功耗K频段低噪声放大器

基于0.13μm锗硅(SiGe)双极型互补金属氧化物(Bipolar Complementary Metal Oxide Semi-conductor,BiCMOS)工艺,设计制作了一种高增益低功耗K频段低噪声放大器(Low Noise Amplifier,LNA),通过优化晶体管尺寸及利用硅通孔设计高品质因数射极退化...     

一种新型GPS前端CMOS低噪声放大器的设计

介绍了一种工作于GPS L1频带的新型低噪声放大器的设计方案.电路运用电流镜结构进行电流放大,并利用偏置电流复用技术减小功耗.该放大器工作在1.575 GHz时, 电源电压为1.5 V的情况下噪声系数为1.06 dB,电压增益为23 dB,1 dB压缩点为-17.36 dBm,S11<-10 dB,电流为4.6 mA.     

一种使用高次模式阻抗匹配的三频频率可重构天线设计

传统的频率可重构天线多采用电控可变元件构造馈电网络,导致设计和加工复杂。 此外,电子元件的使用降低了辐射效率,使得性能不稳定。 本文提出了一种采用高次模式进行阻抗匹配的机械调谐频率可重构天线。 为使用固定的馈电网络进行阻抗匹配,并且不添加任何电控可变元件,该天线在两个低频频段工作于三次模以增加输入阻抗。 这一设计增加了性能的稳定性,提高了辐射效率,减少了天线设计和加工的复杂度,降低了成本。 天线在 2. 6 GHz、3. 5 GHz 和 4. 9 GHz 三个 5G 应用波段取得了良好的谐振,辐射效率基本达到 90%。     

一种线性化低噪声放大器的设计

通过在共源共栅电路中加入线性辅助电路,利用线性化补偿技术设计了一个位于雷达接收机前端的高线性低噪声放大器,在保持其他指标基本不变的情况下,线性度提高约17.5dB;该电路采用CMOS 0.18μm工艺设计,电源电压1.8V,信号频率在2.9～3.6GHz,仿真结果是:增益大于10dB,噪声系数(NF)低于1.35dB,三阶输入截点功率(IIP3)为17.48dBm,消耗直流电流13.24mA.     

一种宽带低噪声放大器的设计

随着无线通信的迅猛发展,提高了对射频技术的要求。本文就射频前端的低噪声放大器设计进行研究和分析,并且进行了流片生产和测试。首先进行了基础理路的研究分析,通过仿真电路满足性能,最后再通过流片测试得到结论。本文中对其带宽以及噪声系数进行了测试并且与预期效果很接近。通过本文设计得到了带宽为近1.5GHz,其增益的大小为23.2dB。     

可重构双频段低噪声放大器的设计和实现

A reconfigurable dual-band LNA is presented. The LNA employs switching capacitors and circuit in to realize the dual-band operation. These methodologies are used to design and implement a reconfigurable LNA for IMT-A and UWB application. The LNA is implemented using TSMC-0.13 μm CMOS technology. Measured performance shows an input matching of better than -13.5 dB, a voltage gain of 18-22.8 dB, with an NF of 4.3-4.7 dB in the band of 3.4-3.6 GHz, and an input matching of better than -9.7 dB, a voltage gain of 14.7-22.4 dB, and with an NF of 3.7-4.9 dB in the band of 4.2-4.8 GHz. According to the measure results, the proposed LNA achieves dual-band operation, and it proves the feasibility of the proposed topology.     

Ka波段低噪声放大器的研制

毫米波低噪声放大器是毫米波接收系统的关键部件,本文设计的毫米波低噪声放大器采用BJ320波导口输入输出和微带探针过渡结构实现波导结构到微带平面电路的过渡,使用MMIC芯片微组装工艺实现电路的制作,在工作频带内,测得该低噪声放大器的增益大于16 dB,噪声系数小于2.7 dB,达到了工程使用的要求。     

Ka波段低噪声放大器的设计

利用pHEMT工艺设计了一个Ka波段微波单片低噪声放大器电路。电路采用四级放大的结构形式。利用微带电路实现射频输入、输出和级间匹配。采用多目标优化方法对电路增益、噪声系数、驻波比、稳定系数和输出1dB压缩点等特性进行了研究。设计出一个增益大于20dB,噪声系数小于1．0dB,1dB压缩点的输出功率在10dBm以上,性能优异的LNA。     

C波段GaAs低噪声放大器单片电路设计

主要介绍了C波段低噪声单片放大器的设计方法和电路设计指标.电路设计基于ADS微波设计环境,采用GaAs工艺技术实现.通过电路设计与电路版图电磁验证相结合的方法,准确设计出了电路.本单片采用两级放大,电路工作频率范围为5～6 GHz,噪声系数小于1.2 Db,增益大于24 Db,输入输出驻波比小于1.5:1,增益平坦度△Gp≤±0.1 Db,1 Db压缩点P-1≥12dBm,直流电流小于50 Ma.电路最终测试结果与设计结果吻合.     

6 ~ 18GHz 小型化低噪声放大器的设计

选用FUJITSU公司的GaAs HEMT管芯FHX13X,采用负反馈技术设计制作了一个小型化宽频带超低噪声放大器。利用ADS软件进行设计、优化和仿真,采用电阻负反馈改善电路频响特性,实现较好的输入输出匹配特性,同时引入电抗元件补偿管芯高频增益的下降,实现较好的动态特性。采用三级放大的电路结构形式实现了工作频率在6GHz～18GHz内,增益大于30dB,噪声系数小于1.5dB,1dB压缩点输出功率大于10dBm,带内平坦度为±2.0dB,输入输出驻波比<2。放大器的外形尺寸仅为10.9mm×9.8mm×2.7mm。     

一种无电感超宽带低噪声放大器的设计

基于Jazz 0.35 μm SiGe工艺,设计了一款工作在3～10 GHz频带范围内的超宽带低噪声放大器.该放大器采用电阻负反馈结构,并在发射极并联电容,以补偿晶体管高频增益的下降.仿真结果显示,在整个工作频带内,放大器的增益在22.3 dB以上,平坦度保持在1 dB以内,噪声系数在3.7 dB到4.6 dB之间,输入输出反射系数(S_(11)及S_(22))均在-12 dB以下.整个设计最大的优点是没有用到片上电感,使得芯片面积大大缩小,对于商业应用具有极大的吸引力.     

双频带低噪声放大器设计

基于Jazz 0.35 μm SiGe工艺,设计了一款能够在1.8 GHz和2.4 GHz不同频段带独立工作的低噪声放大器.放大器使用噪声性能优良的SiGe HBT,采用Cascode结构减少米勒效应的影响.输入电路采用由两次连续的频率变换和电路转换得到的双频滤波电路,输出端用射随器实现50Ω阻抗匹配.结果表明,该低噪...     

一种S波段低噪声放大器的设计

基于Siemens的NPN射频晶体管BFP420,设计出一款适合于S波段的低噪声放大器,本设计使用了宽带匹配技术,结合微带线和集总元件设计出宽带的匹配网络。放大器适用频率范围:1.8 GHz～3.2 GHz,可用带宽1.4 GHz,相对带宽56%,属超宽带低噪声放大器。测试结果表明,在可用频段范围内,放大器增益波动3.7 dB,输入驻波比VSWR<1.8 dB,输出驻波比VSWR<1.295 dB;1.8 GHz增益G=12.53 dB、噪声系数NF=1.128 dB;3.2 GHz增益G=8.79 dB、噪声系数NF=1.414dB。本设计可满足无线蓝牙、WIFI,Zigbee等多种2.4 GHz主流ISM无线设备的应用要求。     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计的需求,提出了一种低功耗约束下CMOS低噪声放大器的设计方法,并与传统的设计方法进行了对比。模拟结果表明,按照该方法基于0.18μm CMOS工艺设计的工作于1.58 GHz的低噪声放大器,在仅消耗1.9 mA电流的条件下,噪声指数小于1 dB。