0.35 μm SiGe BiCMOS隔离深槽表面形貌研究

针对0.35 μm SiGe BiCMOS工艺,对隔离深槽表面形貌进行了研究。仿真及工艺结果表明,多晶硅回刻残留厚度h2、深槽顶部开口宽度Wtp以及刻蚀掩蔽氧化层残留厚度h3是影响深槽表面形貌的主要因素;当h2=220 nm,Wtp=0.7~0.9 μm,h3=150~200 nm时,获得了较好的深槽表面形貌,其隔离漏电流小于0.05 nA/μm,可用于0.35 μm SiGe BiCMOS工艺的隔离。     

CMOS工艺中抗闩锁技术的研究

伴随着CMOS工艺技术的发展,CMOS电路已经成为VLSI制造中的主流,而CMOS器件特征尺寸的快速缩小和CMOS电路的广泛应用,使得CMOS电路中的latch-up效应引起的可靠性问题也越来越受到大家的重视。阐述了CMOS工艺中闩锁的概念、原理及其给电路的可靠性带来的严重后果,深入分析了产生闩锁效应的条件、触发方式,并针对所分析的闩锁原因从版图设计、工艺改良、电路应用三个方面提出了一些防闩锁的优化措施,以满足和提高CMOS电路的可靠性要求。     

CMOS集成电路抗闩锁策略研究

以反相器电路为例，介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成，这是CMOS集成电路得到广泛应用的根本保障。     

提高CMOS电路抗闩锁能力的阱源结构设计

提出了一种较好的抗闩锁CMOS结构——阶源结构.对阶源结构和常规结构的CMOS反相器进行了电触发闩锁特性和激光器辐照实验研究,就实验结果进行了分析讨论.     

三阱CMOS工艺单粒子闩锁研究

随着数模混合电路在无线应用领域的发展,三阱工艺噪声隔离优点引起设计师的广泛兴趣。RF技术必须把在P-衬底上的模拟、数字和RF电路进行隔离。本文主要讨论三阱（Triple-Well）工艺的电路单粒子闩锁问题。     

仪器漏电引起的CMOS电路闩锁

以某整机在调试过程中发生的一只CMOS驱动门电路的闰锁失效为例，具体分析了测试仪器感应漏电引起CMOS电路闩锁的现象、机理和原因，具有一定的典型性。     

CMOS IC抗闩锁,抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳ Ｃ４０６９电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较,提出高可靠性电路的质量评估。除对器件功能参数（直交流参数）高低温参数测试外,还必须对抗闩锁、抗静电敏感度进行测量和评估,可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装,运输和使用中带来隐患,提出静电防护措施。     

基于多级电源系统中闩锁的研究

对在多级电源系统可靠性设计中遇到的几个关于闩锁的问题进行了研究,针对闩锁产生的原因进行分析,并提出解决方法。     

CMOSIC抗闩锁、抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳＣ４０６９ 电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较，提出高可靠性电路的质量评估。除对器件功能参数（直交流参数） 高低温参数测试外， 还必须对抗闩锁、抗静电敏感度进行测量和评估， 可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装、运输和使用中带来隐患， 提出静电防护措施     

三值闩锁和锁存器的结构研究

本文从存贮功能的数学表述出发，分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外，根据对闩锁输入待存贮信号的能力要求，本文归纳了用“与”门，“或”门和二选一数据选择器中断反馈环路的设计技术，并在此基础上设计了三值锁存器。     

功率集成电路中一种抗闩锁方法研究

在分析功率集成电路中闩锁效应的基础上,采取一种抗闩锁方法,即在高低压之间做一道接地的少子保护环.通过对环的电位、位置和宽度的研究,利用软件工具Tsuprem4和Medici进行模拟比较,并应用于实际版图中进行流片.这种保护结构可以将闩锁的触发电压提高一个数量级,在实际的闩锁静态测试中得到验证.     

三值闩锁和锁存器的结构研究

本文从存贮功能的数学表述出发,分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外,根据对闩锁输入待存贮信号的能力要求,本文归纳了用与门,或门和二选一数据选择器中断反馈环路的设计技术,并在此基础上设计了三值锁存器。     

IGBT闩锁现象的解析模拟

本文从ＩＧＢＴ发生闩锁的机理出发，推导出ＩＧＢＴ结构中两个寄生双极晶体管的共基极电流放大系数 及ＮＰＮ管基区横向电阻随电流密度变化的解析模型，并据此对条形和矩形元胞结构的ＩＧＢＴ器件编制了闩锁电流分析计算程序，取得了与国外报道相一致的结果。     

不同γ脉冲宽度下CMOS电路闩锁阈值的数值模拟

采用MEDICI软件,用电流注入和X射线辐照两种方法,对瞬态辐照引起的CMOS电路的闩锁特性进行模拟,研究了闩锁阈值与脉冲宽度的关系;将计算结果与实验测量结果进行比较,结果表明:随着脉冲宽度的增加,辐射损伤的剂量率阈值随之降低,而辐射损伤的总剂量阈值随之增加,CMOS电路的剂量率闩锁阈值与脉冲宽度的倒数成正比.     

基于SCR的ESD保护电路防闩锁设计

SCR器件作为目前单位面积效率最高的ESD保护器件,被广泛研究并应用到实际电路中.SCR所具有的低保持电压特性可以带来很高的ESD性能,但同时也会导致闩锁.文章从提高保持电压和触发电流这两方面入手,研究在实际电路应用中如何防止ESD保护电路发生闩锁.     

一种数模转换器的动态闩锁试验方法

CMOS器件结构会引起闩锁效应,国内外目前有相关标准来检测集成电路的抗闩锁能力,但大部分集成电路的闩锁试验都是在电路静态工作下进行试验。该论文根据相关试验标准,结合典型集成电路动态工作情况,研究集成电路的动态闩锁能力。     

工艺阱深对CMOS集成电路抗闩锁性能的影响

闩锁效应是体硅CMOS电路中最为严重的失效机理之一,而且随着器件特征尺寸越来越小,使得CMOS电路结构中的闩锁效应日益突出。以P阱CMOS反相器和CMOS集成电路的工艺结构为基础,采用可控硅等效电路模型,较为详细地分析了闩锁效应的形成机理,并利用试验证实,通过加深P阱深度,可以明显提升CMOS电路的抗闩锁性能。     

一种基于闩锁结构的高速电压比较器

文章结合高速A/D转换器的研究设计了一种新型高速、高精度集成闩锁比较器,针对提高集成闩锁型电压比较器的性能,讨论了比较器失效、速度-功耗优化、时钟反馈噪声等设计问题.该比较器有较高的输入电阻,对高频时钟的反馈噪声有较好的抑制性能,采用"电容中和技术"补偿预放大级带宽后更加适用于高速应用的需要.文中给出了详细的性能分析以及采用PSPICE仿真的模拟结果.