一种用于数字信号处理的可重构基核研究

针对通用的粗、细粒度可重构基核存在的配置速度、资源利用率等问题,以数字信号处理的基本运算--乘加运算为基础提出一种可实现多种数字信号处理算法的可重构基核单元.通过仿真对该基核的性能进行验证和分析,并以FIR滤波器和FFT算法为例分析该基核实现数字信号处理算法的方案.结果表明该基核具有一定的设计参考价值.     

基于DSP Builder的16阶FIR滤波器实现

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.     

光纤通道仲裁环MAC帧处理的设计与实现

介绍了光纤通道仲裁环初始化原理,并详细论述了光纤通道仲裁环初始化帧处理流程和基于FP-GA的帧处理的设计与实现.经过时序仿真,验证了帧处理设计的正确性.该设计与实现对光纤通道仲裁环拓扑结构IP核的研制具有典型意义.     

平板电视画质改善IP核的研制

为改善平板电视显示器件特性引起的不足,提出研制画质改善IP核.该IP核采用数字图像处理技术,如图像细节自适应增强、色度瞬态特性改善等,从而显著提升了电视画面的质量.详细介绍该IP核的结构、开发流程及功能仿真和FPGA平台验证过程.作为嵌入式IP核在数字视频处理芯片DTV110中进行ASIC验证,验证结果表明该IP功能正确,对改善平板电视的画质有明显效果.     

一种全搜索低功耗运动估计IP核的设计

根据全搜索块匹配算法,提出了一种解析度可调的高效低功耗运动估计IP核结构.该结构用于处理8×8宏块并且搜索区域为[-7,7].设计采用了蛇形寄存器组和二维脉动阵列结构,在提高计算速度的同时极大的减少了输入数据带宽.设计采用低功耗设计技术大幅减低了电路的功耗.IP核在FPGA上验证通过,该电路的工作频率在80 MHz的时候就可以满足帧率为25 frame/s和帧尺寸为720×576的视频序列的实时压缩处理要求.     

EDA自动化设计——简化从算法到实现的教学

本文通过FIR低通滤波器从算法到FPGA实现的设计,详细阐述了EDA自动化设计方法在数字信号处理教学中的具体应用.这种教学方法可以加深学生在学习数字信号处理理论课程的感性认识,培养其理论联系实践的能力,熟悉业界先进的算法到FPGA实现的设计流程.在大学生创新项目中进行了实践,并取得了良好的教学效果.     

基于DSP的机载选呼解码器设计

针对机载电子设备综合化的需求,本文以DSP处理器为核心实现了机载选择呼叫数字化解码器系统,利用数字信号处理算法设计解码方法及通过状态机方法设计解码控制流程,完成解码纯软件化实现.通过在高强度噪声环境下仿真实验及某型飞机试验室实验,验证了系统的有效性.     

霍尔角位移传感器及其测试系统的设计

介绍了基于霍尔技术的角位移传感器原理,给出了传感器设计方案,通过Σ-Δ模拟/数字转换和数字信号处理算法,数字信号处理系统可提供多种输出形式的绝对角度位置信息,用于整个360°范围内的精确测量。同时阐述了传感器测试系统的硬件设计和软件流程,实验表明传感器及测试系统达到了设计要求。     

基于同步并行结构的视频处理IP模块的VLSI设计

本文在讨论隔行视频信号的逐行处理算法的VLSI实现和视频信号的色度处理和色度空间转换的硬件实现基础上,针对视频信号处理实时性,并发性以及运算量大的特点,提出了基于同步并行流水线的VLSI结构.同时结合SOC的IP模块设计给出相应的硬件实现算法.该设计已基于0.35μm CMOS工艺标准单元库进行了综合验证.     

基于DSP控制的改进型PFC系统研究

文章简单介绍了传统Boost-PFC的原理和控制策略,提出了一种改进型的双环控制PFC算法,该算法能抑制由输入电压纹波引起的干扰,提高系统的稳定性。文中还给出了系统详细的参数设计以及利用TMS320F2812数字信号处理器对该算法进行实现的软件设计流程,建立了基于MATLAB的仿真模型。仿真及实验结果验证了该算法的正确性和可行性。     

以太网数传系统在FPGA上的实现

在含有FPGA的数字信号处理电路和控制电路中,为了实现将原始AD采样数据或中间处理结果数据的导出,供后续分析处理使用,从数据传输的稳定性、系统实现的简易性、价格低廉等角度出发,研究设计了基于FPGA TSE IP核的嵌入式百兆以太网数据传输系统。首先,详细分析了以NiosII CPU软核处理器为核心的以太网数传系统的SOPC各模块的硬件设计,主要包括以TES IP核为主的以太网MAC,采用乒乓缓存方式保证数据的连续不间断传输,以及通过接收客户端指令来控制数传的开始和暂停;然后,利用MicroC/OS-II嵌入式实时操作系统的多任务方式,基于Niche stack TCP/IP协议栈,完成了系统的软件设计,并给出了软件程序流程;最后,通过传输并接收特定的数据,验证了系统数据传输的速率和准确性。结果表明在传输速率达到51 Mbps时,系统稳定可靠。     

IP protection of DSP algorithms for system on chip implementation

Silicon technology has now advanced to the point that there is a serious mismatch in the time taken to design advanced silicon-based systems and the time to market for any new product or product derivative. To obviate this delay, a new paradigm is emerging based on intellectual property (IP) exchange, where designers and differing companies share subsystems (virtual cores) between themselves to reduce design time to acceptable levels. To this end, over 150 companies including all the major players formed the Virtual Socket Interface Alliance in March 1997. The protection of IP has become a serious issue as intercompany subsystem design exchange becomes more commonplace. This paper presents new techniques to protect the IP of virtual cores that implement digital signal processing (DSP) algorithms. The approach involves embedding codewords into the design of fundamental signal processing algorithms such as digital filters and the DFT in such a way that proof of authorship can be retained, and, if required, easily identified. The techniques discussed can be adapted to protect other fundamental DSP algorithms such as convolution and correlation. The protection of IP via watermarking techniques is increasingly being applied at all levels of design. It is particularly advantageous if such techniques are applied at the highest abstraction levels in the design flow, and if such techniques are applied at basic algorithm level, they become very difficult to detect at lower levels of system design     

基于FPGA的FIR滤波器设计

数字滤波器在数字信号处理中占有很重要的地位,该文介绍了FIR滤波器的两种实现算法：乘累加算法和优化的分布式算法,其中分布式算法作为优化算法进行研究。其次,根据FIR滤波器理论,采用线性相位结构优化滤波器的设计。并给出了FIR滤波器的模块划分和FIR滤波器的主要模块的实现,最后对FIR滤波器进行了系统仿真和验证。     

AMSD在模块级和系统级设计的应用

数模混合芯片是现在芯片设计的主流方向之一,设计过程中的数模混仿验证,对芯片设计成功与否至关重要。为此,EDA提供商都致力于提供可靠、快速、灵活的混仿工具。Cadence公司的"AMSD"数模混仿工具是这类工具中的佼佼者。AMSD具有可靠的仿真精度,并且可以根据需要,选择spectre\aps\Ultrasim三种模拟仿真引擎。对于系统仿真,AMSD灵活地集成开发了一套支持不同网表格式于一体的仿真模式,强大的debug模式可实时准确的监控信号变化,最大化混仿的效率。本文主要介绍Cadence公司的"AMSD"数模混仿工具,及其在设计中的使用流程,最后介绍了两个AMSD的应用实例,一个是LTE芯片内的sigma delta DAC和带DEM功能的TxDAC的混合仿真,此应用需要高精度保证;另一个是集数字rtl代码IP,自建模拟IP和加密网表IP,三种不同格式于一体的网表,进行安全芯片的系统"混合"仿真,此流程是其它混仿工具目前不能实现的。     

基于DSP Builder的数字滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。     

数字对讲机基带SoC中央处理模块的设计

DW8051是兼容MCS-51指令集的8位处理器内核。介绍了基于DW8051的数字对讲机基带SoC中央处理模块的设计。分析了基带SoC的架构以及中央处理模块的职能,设计了一个验证平台检验低端的8051处理器能否满足工作要求,详细讨论了基于DW8051 IP core的中央处理模块的设计方法和验证过程。     

G729 Voice Decoder Design

Embedded digital signal processing (DSP) systems are usually associated with real time constraints and/or high data rates such that fully software implementations are often not satisfactory. In that case, mixed hardware/software implementations are to be investigated. This paper presents the design of a HW/SW G.729 voice decoder dedicated to embedded systems. The decoder has been built around, on the one hand a reconfigurable digital circuit (FPGA) to achieve the so called IP hardware part—the autocorrelation computation—using a linear systolic array, and on the other hand a digital signal processor (DSP) for the remainder of the algorithm. Apart such an implementation is typically driven by the use of reusable component (IP) it is of great interest for new G729-based applications such as Voice over IP (VoIP) for example. It results in an overall reduction of the execution time per frame. Another interesting point is the design of a parameterizable autocorrelation block which can be useful for a wide range of applications such as GSM 13 Kbit/s, APC 9.6 Kbit/s and G723 6.3 Kbit/s and 5.3 Kbit/s. In the G729 context and using a V50 Virtex FPGA, the execution time of this function is 10 times faster than a TMS320C6201 DSP implementation.     

基于FPGA的光纤光斑中心定位算法研究

为了解决传统数字图像处理算法中数据运算量大、复杂度高、耗时长的问题,提出一种基于可编程门阵列（FPGA）光纤光斑中心定位的方法。采用数字信号处理系统,利用开发工具（DSP builder）,设计了光斑图像预处理算法和边缘检测算法,用最小二乘法拟合光斑边界,采用流水线设计,增强了数据处理的并行能力,提高了处理速度。在Cyclone V平台上进行理论分析和实验验证,取得了光斑图像边界、中心坐标数据。结果表明,在保证对光斑中心定位的绝对误差小于0.1pixel的条件下,使用FPGA比计算机运算速度能提高21倍以上。该研究能够在FPGA平台上快速准确定位光斑中心。     

通用型I2C总线的IP设计与验证

集成电路设计已经步入SoC时代,而IP设计和IP复用技术是SoC设计的重要支持。本文以通用型I2C总线为例,介绍了典型的数字IP的设计与功能验证实现。这里采用HDL-Verilog语言进行自顶向下的设计,通过搭建验证平台、提取功能验证点完成软核的功能验证,并且运用Perl开发了脚本程序以提高验证效率。