防止差分功耗分析攻击的软件掩码方案

以差分功耗分析（DPA）为代表的旁路攻击对包含AES算法的加密设备构成了极大威胁,目前关于防御DPA的方法研究主要针对硬件加密电路,对软件加密系统研究不足。提出一种引入掩码矩阵的软件防护方案,对智能卡加密算法运行过程中每个可能泄漏的中间值添加随机掩码,并对掩码矩阵采取动态更新策略以提高效率,实验结果表明,提出的方案具有抵抗差分功耗攻击的能力,同时效率相较于未采用动态更新的方案提高了将近1倍,该方案设计简单且易于实现,从而为智能卡的安全设计提供参考。     

简化固定值掩码二阶差分功耗攻击方法及其防御措施

功耗攻击是近年来嵌入式加密芯片安全的重要威胁之一,它以较低的代价和很快的速度破解未加防护的加密芯片.简化固定值掩码由于所需消耗资源少,特别适合低功耗小面积要求的智能卡,本文对简化固定值掩码的二种实现方法中一种进行了深入研究与分析,通过理论和实验证明简化固定值掩码采用相同字节方法并不能抗二阶功耗攻击.提出一种改进的部分随机固定值掩码算法,理论和实验证明可以抗二阶差分功耗攻击,与上述简化固定值掩码算法相比:本算法在保持简化固定值掩码算法优点的基础上,可以抗二阶差分功耗攻击.     

对于DES的差分能量分析攻击及其防范对策

简要介绍了DES的加密过程,将差分能量分析DPA(DifferentialPowerAnalysis)的原理运用于该算法,提出了区分函数的选取原则,并针对差分能量分析的假设,介绍了几种对抗这种攻击的策略。     

差分能量分析攻击原理及其抵御措施的探讨

介绍了建立在执行密码运算的芯片的能量消耗基础上的攻击方式,这些攻击方式中差分能量分析攻击是最难被避免的。介绍了差分能量分析的原理以及防御这种类型攻击的主要思想。     

一种带掩码AES算法的高阶差分功耗分析攻击方案

鉴于能量分析攻击对密码芯片安全性的严重威胁,对掩码技术进行研究,提出一种通过使用预处理函数对固定值掩码进行攻击的高阶差分功耗分析(HODPA)方案。利用功耗曲线上2个信息点的联合分布绕过掩码对加密系统的保护。开发以MEGA16单片机为核心的侧信道攻击平台,并在该平台上进行实验验证,结果表明,在不明确掩码具体数值的情况下,一阶DPA无法恢复出正确密钥,HODPA方案仅需约500条功耗曲线即可得到正确密钥,且正误密钥之间区分度高,具有较强的实用性。     

基于3DES密码算法的差分能量分析攻击方法的研究

针对基于芯片实现分组密码算法的物理泄漏安全问题,本文对软件实现3DES算法的STM32芯片进行了电磁辐射信号采集,通过差分能量分析攻击成功获取了密钥。实验选择3DES算法Sbox输出作为中间值,在算法的中间值开始运算时,通过芯片引脚输出高电平对示波器进行触发,极大地提高了实验攻击效率。一则实现已采集信号占用最小的存储资源,最大限度只采集中间值运算所对应的区间;二则保证已采集曲线未出现失调,在进行曲线处理时无需进行对齐操作;三则保证了已采集的信号的质量,极大减少攻击所需的曲线数目。实验表明,仅200条电磁信号曲线就能获取1次DES运算的轮密钥,同时反映了芯片存在严重的电磁辐射泄露。     

能量分析及其防护技术研究

为进一步提高密码芯片的安全性,密码芯片必须防止简单能量分析和差分能量分析的攻击.对差分能量分析的3种技术进行了介绍,并对其性能进行了比较.为了防护能量分析,分别对软件和硬件级的防护措施进行了研究,但是没有一种方法可以完全防止这种攻击.更有效的能量分析防护手段是将软件和硬件措施相结合,给出了下一步的研究方向.     

自动化门限掩码新方法

为了有效抵御差分功耗攻击,密码芯片通常在算法级使用掩码防护。现有的门限掩码方法主要依赖于手工对密码核心部件的分解、推算及随机比特数的配置,其明显的缺点是计算及验证过程复杂、烦琐,而且掩码方案实现效率往往较低。如何在不注入额外随机数的情况下,自动化地生成掩码方案是目前业界讨论的热点问题。基于依赖函数的最小共享数目提出一种自动化门限掩码新方法。该方法仅需在拆分变元时用到随机数,而其他掩码环节不需引入额外随机数。实验结果表明：该方法应用于轻量级密码LBlock算法及16类最优4 bit密码S盒上的一阶门限掩码防护时,其T-test的峰值较于不加防护情形下的峰值缩小10倍以上;在实际平台的差分功耗攻击下,使用100万条能量迹也无法恢复出LBlock密码算法的任何密钥比特。这证实该掩码防护是新型有效的。此外,针对SKINNY、Midori、PRESENT和PRINCE等轻量级密码算法使用的密码S盒还分别给出其一阶自动化门限掩码新方案。     

基于时间延迟和掩码的抗DPA方法研究

针对时间延迟技术和掩码技术的不能完全抵御差分功耗攻击的不足,在研究差分功耗攻击防御方法的基础上,提出一种时间延迟和功耗随机化的电路结构,将其应用在AES算法中,并在FPGA开发板、示波器和PC机组成的功耗采集分析平台中进行了验证;通过DPA实验,结果表明,未加防护的AES加密算法IP核能被成功攻击,而增加时间延迟和掩码防护的AES IP核具有抗DPA攻击防护能力;文章的研究方法和思路可为功耗攻击防御研究提供一定的借鉴和参考。     

基于FPGA的DES掩码算法硬件设计与实现

随着FPGA芯片在安全领域上的广泛应用,有关FPGA密码芯片的抗DPA研究也越来越受关注,但目前的研究成果大多针对智能卡的安全防护.针对功耗分析技术的特点及关键技术,特别是DPA技术进行研究,提出了具体的改进防御方法.使用硬件描述语言VHDL在现场町编程门阵列(FPCA)上实现具备加密/解密功能的DES核,采用掩码方法对DES硬件结构进行改进,通过仿真和实验进行功能验证,改进的加密算法结构性能符合要求,在理论上具有抗DPA攻击的能力.     

DES加密算法差分能量分析的研究

分析差分能量分析原理的基础上,设计了针对DES加密算法的差分能量分析系统并得出了分析的正确率。通过对实验数据的深入观察和分析,发现了可能严重影响DES的DPA分析正确率因素——DES的第四个S盒冲突现象,值得进一步深入研究。     

差分功耗分析攻击下密码芯片风险的量化方法

针对差分功耗分析(DPA）攻击的原理及特点,利用核函数估算密码芯片工作过程中功耗泄漏量的概率分布密度,通过计算密钥猜测正确时攻击模型与功耗泄漏量之间的互信息熵,将密码芯片在面对DPA攻击时所承受的风险进行了量化。实验表明,该风险量化方法能够很好地估算出密钥猜测正确时攻击模型与功耗泄漏量之间的相关度,并为完整的密码芯片风险分析提供重要指标。     

基于代数表达式功耗模型的差分功耗分析攻击

差分功耗分析（DPA）攻击被证明是一种非常有效的针对加密设备的攻击方法,但目前存在的几个版本的DPA攻击方法对差分信息的需求量过高,且抗干扰能力有限、稳定性不强。在研究DPA攻击的基础上对DPA攻击方法进行了重构,简化DPA攻击复杂度,并提出基于代数表达式功耗模型的DPA攻击方法,该方法能够提高攻击的准确性,降低DPA攻击对差分信息的需求量。在SASEBO-GII实验平台上的实验结果表明,在不增加时间复杂度的前提下,提出的方法能够将针对硬件执行高级加密标准算法（AES）的DPA攻击对差分信息的需求量从数千条降到数百条,甚至更低。     

差分能量攻击样本选取方法

为了解决差分能量攻击(DPA)中的样本选取问题,提出了一套样本选取方法。方法从所使用的实验平台出发,通过理论分析提出样本选取方式和数量,然后进行实验验证。以AES算法为例,分别进行了仿真实验和实测实验,验证了所提出的选取方法的准确性。结果表明,仿真攻击的明文样本应该按顺序取,数量为一个全排列,而实测攻击应该直接采用大量随机数,两者对明文样本的要求存在较大差别。     

AES密码电路抗差分功耗分析设计

针对差分功耗分析（DPA）攻击的原理及特点,分析了高级加密标准（AES）的DPA攻击弱点,采用掩盖（Masking）的方法分别对AES算法中字节代换部分（SubBytes）及密钥扩展部分进行了掩盖,在此基础上完成了AES抵御DPA攻击的FPGA硬件电路设计。通过对该AES的FPGA电路的差分功耗攻击实验验证,该方法能够很好地抵抗DPA攻击。     

Design research of the DES against power analysis attacks based on FPGA

Aiming at the DES design scheme against power analysis attacks introduced by Standart et al., an improved scheme is presented in this paper. In the improved scheme, eight dummy S-Boxes are proposed to make the power consumption of the DES S-Box logic gates constant instead of random, and it can make the same difficulties for power analysis attackers consuming 98% less memories as compared with the previous scheme. By analyzing the improved scheme in theory and using an accurate circuit simulator, the secure efficacy of the improved one is verified. The verification results indicate that the improved scheme can satisfy the practical applications against power analysis attacks, and it can be also introduced into the FPGA implementations of other cryptographic algorithms’ S-Box against power analysis attacks.     

Evolutionary ciphers against differential power analysis and differential fault analysis

Side channel analysis(SCA) focuses on attacking cryptographic algorithm implementations by collecting leaked information and analyzing the correlation between the leaked and key information in the cryptographic system.Currently,SCA is the main threat to cryptographic implementations,with DPA(differential power analysis) and DFA(differential fault analysis) being two of the most threatening types of SCA.However,the existing countermeasures against DPA and DFA have shortcomings and can hardly protect cipher designs perfectly.Based on a comprehensive analysis of DPA and DFA,this paper proposes a new idea of using an evolutionary cipher(EVOC) against DPAs based on the model proposed by Kocher,and several different new types of DFAs.In fact,an EVOC is a kind of dynamic cipher designing method.Moreover,combined with intelligent searching algorithms and cryptography design policies,EVOCs utilize the dynamic and unpredictable properties of TRNG(a truly random number generator) to ensure cipher design at a high level of security.Therefore,with an EVOC we could design cryptography algorithms with high security to resist mathematical analysis as well as DPAs and DFAs.This paper analyzes and proves the security,efficiency,cost,and original features of EVOCs against DPA and DFA both theoretically and experimentally.Compared with existing countermeasures against SCAs,EVOCs use dynamic non-linear operations to destroy the bases of DPA and DFA.At the algorithm level,EVOCs are more efficient than other resistance methods.Based on the theory and experiments,this paper proposes certain modifications to the EVOC in the AES(advanced encryption standard) algorithm,which can be referenced by other dynamic designs of cryptographic algorithms.     

抵御侧信道分析的AES双路径掩码方法

为抵御功耗、电磁辐射等侧信道分析攻击,提出一种高级加密标准(AES)双路径掩码方法。采用2条数据路径,将随机数和随机S盒用于掩码操作,使一个加、解密轮次内的所有中间运算结果与AES算法的标准中间结果都不相同,且各中间结果的汉明重量随明文随机变化。实验结果表明,AES算法中间结果的汉明重量与该方法产生的能量特征之间的相关性被完全消除,可抵御各种侧信道分析攻击。     

针对AES密码芯片的CPA攻击点选择研究

为解决AES密码芯片的相关性能量攻击（CPA）的攻击点选择问题,提出了一种CPA攻击点的选择方法,搭建了验证CPA攻击点有效性的仿真平台,并针对AES密码芯片进行了选择分析和验证实验。针对AES密码芯片提出了两种CPA攻击点选择--异或（XOR）操作攻击点和S盒（Sbox）操作攻击点。验证结果表明,两种选择都有效,其中后者的效果更好。     

抗差分功耗分析攻击的AES S盒电路设计

提出一种抗差分功耗分析攻击的高级加密标准(AES)异步S盒电路。采用复合域算法实现精简的S盒结构,通过引入单轨异步流水线降低整个S盒的功耗,在单轨电路中局部采用异步双轨电路,利用随机数控制下的数据扰乱机制,改善电路的抗差分功耗分析攻击性能,建立S盒差分功耗分析攻击仿真平台,对设计的相关性能进行了仿真验证和测试。