带有预加重和均衡的高速信号测量

当今高速串行信号总线速率越来越高.如USB3.0(5Gbps)PCIE GEN2(5Gbps)、SAT3(6Gbps)等等.更高的信号速率意味着更多的设计调试挑战.如工程师们经常发现在接收端测试此类高速信号眼图已经完全闭台,但是系统却仍旧工作良好,那么原因是什么呢,我们此时应该怎么去分析闭合的眼图呢?另外在高速信号测试时还需要消除夹具对测试的影响;需要事先预测某一信号通过某一尚未完成设计的传输线或者单板后的信号变化;仿真工程师也希望能方便的将示波器实测信号引入到高速仿真软件中进行仿真分析等等各种新的应用需求.本文简要介绍了力科公司的新一代眼图医生Ⅱ如何帮您应付高速信号调试面临的挑战.     

8位10 MSPS流水折叠式ADC的性能测试和分析

利用信号完整性分析方法,研究探讨了高速ADC的性能指标测试问题.通过实验仿真,对一个自主设计的分辨率为8 位、采样速率最高达10 MSPS的高速流水折叠式ADC进行了相关测试分析;分别给出了静态和动态测试结果.结果表明,信号完整性分析方法可以有效地用于高速中分辨率ADC的动态和静态测试.     

高速、高密度夹层连接器及其应用

最新的通信技术不断提高数据传输速度要求.目前,PCB板上的数据信号速度已经达到了5Gbps,并会在未来几年提升到10Gbps,因此需要增强的背板及夹层连接器技术来满足这些高速系统的信号完整性.     

高速电路的信号完整性研究

信号完整性是高速电路设计的重要环节,讨论了信号反射、信号过冲和下冲、接地跳动、串扰、定时抖动与信号迟延等影响高速电路信号完整性的主要因素,提出了在时域和频域测量信号完整性测试主要指标;给出了基于建模仿真解决信号完整性问题和基于电路合理布局和优化设计解决信号完整性问题的方法建议.     

解决银晶须问题的纳米电子开关

随着2.5Gbps高速PCI Express串行总线结构的出现,系统设计师遇到了保证接收点开眼信号完整性的难题。根据相关理论,高频信号的衰减大于低频信号。由     

高速背板互连信号完整性高级测量技术

高速背板互连设计挑战如今的电信系统、数据通信系统、复杂计算机系统等都依赖于高速串行数据传输,而前沿数字设计师们往往将系统能够达到的性能极限施压于铜材。随着超过1Gbps的串行链路的增多,信号完整性问题开始暴露出来,针对这类高速通道的物理层进行信号完整性优化,会收到惊人的效果。如果采用合适的设计工具和设计方法,我们就能清楚地了解信号传输的基本原理。为了打破兆兆位的界限,网络交换机和     

空间激光通信中智能高速模拟数据源的研制

在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需模拟各种载荷及误码率的测试.轻型、嵌入式、智能高速的模拟数据源必不可少.研制了一种基于FPGA的智能化模拟数据源,它不仅将多路视频、音频信号复合成一路高速数据流来模拟各种有效载荷(SAR,可见光,红外),它使得通信信号的速度达1.08 Gbps.而且可实现伪随机序列的传输,速度可达3 Gbps,用于误码率测试.其中高速的伪随机序列是速率智能可调节,速率范围750Mbps到3 Gbps.数据传输的类型可选择,如:视音频的串行数据流,伪随机序列,模拟数据源.     

高速信号驱动器性能测试分析

本文主要介绍了3.125Gbps Serdes高速信号驱动器性能测试分析方法和过程,通过PMC8380、AD8159和MAX3983芯片的分析对比选择合适的信号驱动器.     

高速数据采集系统的信号完整性分析

信号完整性已经成为了高速数字PCB设计所关心的主要问题.文中简述了基于IBIS模型的信号完整性仿真分析的基本概念及其流程,并分析了基于IBIS模型的高速数据采集系统的信号完整性问题,利用仿真结果对设计进行修改.说明高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的.     

用于千兆比特信号传输的高速高密度夹层连接器

最新的通信技术不断提高数据传输速度要求。目前，PCB板上的数据信号速度已经达到了5 Gbps并会在未来几年提升到10 Gbps，因此需要增强的背板及夹层连接器技术来满足这些高速系统的信号完整性。     

Gbps试验系统中高速串行接口的设计与实现

介绍Gbps无线通信试验系统中高速串行数据接口的设计与实现。按照Gbps无线通信试验系统对高速串行数据的传输要求,数据传输速率超过1 Gb/s,在基于Xilinx IP core技术上对单板上的FPGA进行逻辑设计,实现了符合系统要求的高速串行数据接口。在系统实际调试中,通过ATCA机箱背板进行数据传输,获得了高达Gbps的数据吞吐速率且传输误码率低于10-14。     

Performance Analysis of Microstriplines Interconnect Structure with Novel Guard Trace as Parallel Links for High Speed Dram Interfaces

Wireless communication have progressed so fast in recent years with the increased frequency of operation, faster signal speed, reduced feature size and increased the integration of analog and digital blocks within a constrained space. These made the signal integrity analysis is a challengine task to printed circuit board designers. The signal integrity effects need to be mitigated by the proper design of high speed interconnects. In order to reduce crosstalk and crosstalk induced jitter in high speed parallel links to DRAM interface, a novel parallel microstriplines with U shaped guard trace interconnect structure is proposed. The crosstalk performance of the proposed interconnect structure, it can be implemented in DRAM board and compared with the conventional guard intervening scheme. The proposed structure increased the maximum data rate from 800 Mbps to 3.3 Gbps and reduced CIJ more than 2 ps.

     

10Gbps线路接口设计分析与实现

本文结合国家863项目T比特高性能路由器的研发，提出了一种基于FPGA实现的支持IPv4，IPv6和MPLS的10Gbps线路接口实现方案，设计了一种支持9M容量10G线速数据查表的流水线查表结构。基于文中提出方案的硬件实现和性能测试结果表明，该设计满足了10Gbps线路接口的设计需求。     

2.5 Gbps收发器中1∶2解复用电路的设计

在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用.本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差分数据的1到2解复用,并采用SpectreVerilog进行了数模混合仿真,结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作.     

基于Qsys的高速信号误码测试系统设计

随着高速数据传输广泛应用,在设计相关产品时需要测试其误码率。本文以FPGA平台,Qsys片上系统为手段,设计了一款以光纤为接口的高速信号误码测试系统。能实现4通道,速率为5Gbps的伪随机码误码测试。     

下一代光传输系统中超高速ADC芯片性能测试方法

针对下一代光传输系统对模数转换器（ADC）高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏差等问题,并将该方法应用于光传输、雷达、卫星等高数据率场景所用超高速ADC芯片的评测中.测试结果表明,该方法解决了最高采样率70GSPS带宽16GHz的超高速ADC测试的关键问题,基本满足下一代400Gbps光传输系统对ADC动态性能测试的要求.     

基于ARM Cortex-M3的高速误码测试系统设计

误码测试仪是评估通信信道的测试仪器.基于国内高速误码测试仪空缺、国外高速误码仪价格昂贵的现状,提出一种新的基于ARM Cortex-M3微处理器LM3S9B90和10 Gbit/s光收发器SI5040的简易、低廉的高速误码测试系统.经测试,该系统在保持成本低廉的同时还有较好的误码测试性能.     

焦平面数据的光传输方案设计

为了解决利用普通电线传输数据引起杜瓦瓶内温度升高的问题,针对致冷型焦平面工作时的低温、低功耗、高速和小体积要求,研究了将焦平面数据向杜瓦瓶外传输的光学传输方法．讨论了空间光调制以及激光传输方法在光传输上的应用,设计了相应的方案,并指出了其优缺点．实验表明,空间光调制方法具有高速并行信息传输的特点,数据传输率可达到24Gbps,但结构设计较为复杂,所需功耗大;激光传输为串行传输,数据传输率可达到2Gbps,功耗一般在百毫瓦左右,结构简单,体积小,是一种更实用的焦平面数据传输方法．     

基于DSP的千兆以太网接口设计

在高速信息处理系统中,DSP与其他模块间的通信能力已成为限制系统处理能力的瓶颈。千兆以太网技术具有传输速率高、距离远和成本低的优点,能够满足DSP高速远程数据传输的要求。以TI公司的TMS320C6455DSP芯片和VITESSE公司的VSC8201物理层芯片为例,从千兆以太网的接口电路设计,硬件接口驱动程序设计两个方面进行了研究,在TMS320C6455上实现了高速千兆以太网接口。实验结果显示,基于DSP的千兆以太网传输效率可达31%。     

1.25 Gbps并串转换CMOS集成电路

分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全定制设计 ,芯片面积为 2 4.1 9mm2 。串行数据输出的最高工作速率达到 1 .62 Gbps,可满足不同吉比特率通信系统的要求。在 1 .2 5 Gbps标准速率 ,工作电压 3 .3 V,负载为 5 0 Ω的条件下 ,功耗为 1 74.84m W,输出电压峰 -峰值可达到 2 .42 V,占空比为 49% ,抖动为 3 5 ps rms。测试结果和模拟结果一致 ,表明所设计的电路结构在性能、速度、功耗和面积优化方面的先进性。文中设计的芯片具有广泛应用和产业化前景。