一种高效片间互联接口协议的设计与实现

传统接口互联协议由于复杂的路由结构,使得传输效率较低。为此,提出一种分层的点对点串行传输接口协议。采用分层架构提升灵活性和可扩展性,在硬件上实现循环冗余校验,从而提升传输可靠性,选取串行传输模块减小芯片面积并提升传输效率。实验结果表明,与PCI-Express和SRIO相比,该协议接口面积小、有效带宽高、传输延时低。     

高速信号采集存储及传输系统的设计与实现

为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。     

基于FPGA的RapidIO总线接口设计与实现技术

为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。     

基于RocketIO的高速串行协议设计与实现

采用Xilinx公司Virtex-Ⅱ Pro系列FPGA内嵌得SERDES模块--RocketIO作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输.     

高速串行SCSI接品设计

光纤通道是支持持ＳＣＳＩ３的高速串行协议。选择光纤通道－仲裁环拓扑连接方式，来研究高速串行ＳＣＳＩ接口硬件电路与接口卡设计以及接口软件的设计。     

EEPROM与DSP的接口技术

I2C总线是一种用于IC器件之间连接的二线制总线。I2C增加了高速模式,其速度可达3.4Mbits/s。它使得I2C总线能够支持现有以及将来的高速串行传输应用,例如EEPROM和Flash存储器。而AT24C02是美国爱特梅尔(ATMEL)公司生产的最新串行CMOS EEPROM芯片,支持I2C总线协议。数字信号处理器(DSP)具有丰富的接口,将DSP的多通道缓冲串行接口(简称MCBSP)配置成GPIO(一般通用输入输出口),能够按照I2C协议进行工作。     

基于1394的高速图像传输接口的设计与实现

为了实现图像传输的全数字化,提高图像传输的速度和质量,设计了一种基于1394协议的高速图像传输接口,此接口借助1394协议的特点,实现了从前端的数字图像传感器获取高速图像数据,再经过编码、调制后发送出去,从而完成整个视频数据的传输过程,支持的传输速率可达100～200Mbps.     

基于Camera Link的串行图像采集系统设计

在设计测试系统时,要求高速、可靠地传输大量的图像信息至上位机进行存储和处理。采用LVDS或HOTLink信号格式,将远程CCD采集的图像信号进行串行传输,由 FPGA乒乓操作进行缓存,通过Camera Link接口,将图像数据以串行方式高速传输至图像采集板卡PXI-1428。实验中以150fps的速度连续采集128×130大小的串行LVDS图像或500fps的HOTLink图像,最大传输速率达到320Mbps。实验结果表明,Camera Link是实现高速串行图像传输的便捷途径。     

泰克新增完整的高速串行协议测试平台

泰克公司推出新的完善协议测试平台,使工程师能够分析、模拟、压力测试和验证高速串行链路特性——可支持最高达10Gb／s的速率。采用TP14000系列协议分析仪,用户现在仅需一台仪器就能执行多种测试功能,并观察各种协议,如以太网、光纤通道、通用公共无线接口（CPRI）和串行前面板数据端口（FPDP）。     

片间高速图像传输系统的设计与实现

针对图像采集与处理系统研发中的现场可编程门阵列(FPGA)之间的高速图像数据传输问题,设计了一种全双工、高吞吐率、高稳定性和高抗干扰能力的高速图像数据传输方案。设计的片间高速图像传输系统提供了通用的图像传输接口,可兼容不同的数据位宽和用户时钟频率。高速图像传输模块分为协议层和物理层。协议层包括跨时钟域电路和CXP图像传输协议编译码电路,完成跨时钟域和图像数据流编译码处理;物理层基于Aurora 8B/10B core,完成数据流的串并转换以及多通道绑定等处理,并采用GTH收发器实现高速串行数据的收发。仿真测试表明,图像数据传输正确,图像数据流同步时钟最高可达250 MHz,传输位宽达128 bit,最高吞吐率可达32 Gbit/s,平均吞吐率为20 Gbit/s,并且还有很大的提升潜力。该高速图像传输系统能够实现高吞吐率、高抗干扰、低错误率的图像数据传输,有助于各种不同视觉测量系统和图像处理系统的开发,具有广泛的应用价值。     

基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

8位LVDS串行器的设计研究

这篇论文主要分析了用于高速数据传输的LVDS技术以及该技术常用的一个接口电路-串行器。它主要包括一个LVDS驱动器、并串转换器、以及产生多相时钟的锁相环电路．本文重点介绍了一种能够实现高速转换的并串转换器，这个串行器的数据转换速率达到了250Mbyte／s，并且其传输速度达到了2Gbps。     

LVDS和CML电平在高速串行连接中的应用

高速串行通信系统中,信号所采取的逻辑电平形式直接影响着数据的传输速率、传送距离和系统功耗。LVDS和CML就是目前应用较多的两种用于高速数据传输的逻辑电平。本文对这两种逻辑电平的接口原理、特点进行了详细介绍,对它们的串行传输性能作了比较,并给出了这两种逻辑电平之间互连的方法。     

基于RocketIO的SAR 雷达系统高速串行传输的实现

高速数据传输一直是合成孔径雷达系统设计的一个重点和难点。针对Xilinx 的Virtex2ⅡPRO 系列FPGA 内嵌的Rocket IO 收发器模块, 设计了一块应用于SAR 雷达通信系统中的高速串行I/O 电路板。该板充分利用了芯片中集成的Rocket IO 收发器模块, 采用BREFCLK 差分输入参考时钟, 8B/10B 编码, 预加重处理技术等, 实现了多个通道的高速互连。通过实际系统验证了这种传输的可靠性。实验结果表明: 采用Rocket IO 模块进行高速串行传输设计, 可极大简化片上逻辑电路和片外PCB 板图的设计。     

基于Virtex6的高速串行数据采集与传输

随着现代工业科技飞速发展,某些特定的大容量数据系统要求有很高的采样频率及较高的通信效率。本文通过ADC12D800RF实现高速采样,并基于 Xilinx Virtex6 FPGA的 GTX高速串行接口实现可靠高速传输,从而满足大容量高速数据系统的要求。     

基于PCI的数字信号源设计与实现

在许多数字通信系统、处理系统调试阶段,需要高速、实时的信号源来提供前端信号.以串行传输为例,介绍了基于PCI总线的高速信号源设计方法.信号源数据由通用计算机产生,通过PCI总线以串行方式高速输出,接收端硬件系统无需任何改变.从硬件设计、驱动程序开发、可编程逻辑器件控制3个方面,详细介绍了信号源的设计方法及配置实例.     

高速串行链路的信号均衡技术

在高速串行链路中,均衡技术可以有效地提高数据速率或增加传输距离。该文介绍了串行链路设计中采用的主要均衡方案,并进行了对比分析,最后给出了均衡技术的一些选用建议。     

基于FPGA的主从式高速数据采集与传输系统

针对数据采集系统有信号形式多样、实时传输和灵活配置的要求,介绍了一种基于FPGA的数据采集和传输系统,以及系统数字电路的程序设计.该系统以现场可编程逻辑阵列(FPGA)作为数据采集、预处理、组帧和传输的控制核心,通过低速串口接收控制命令,以高速USB接口向控制台发送采集数据帧,设计了数字FIR滤波器滤除采集电路的信号干...     

基于串行背板技术的声呐数据传输系统设计

根据拖曳线列阵声呐工作特点和水声信号传输的特殊要求，提出了一种基于高速背板串行传输技术的全数字式水声信号多路传输方法。该方法选用CY78923／CY78933作为物理层芯片解决水声信号的高速串行传输，采用复用／竞争的思想实现多路数据混合传输。并通过同步互联技术解决模块间的同步采集问题。硬件上设计了以可编程逻辑器件为核心的数据采集模块和串行背板传输模块。该系统可适用于传输电缆体积受到严格限制，且需要同步多路数据采集的数据传输场合。