可重用的IP认证平台的设计

随着SoC出现,出现了大量可重用的IP库。这些IP可能来自公司内部的不同部门,也有可能来自外部的IP供应商。一方面为了使IP用户可以在芯片设计中更好地使用一些可重用的IP块,另一方面IP供应商也需要对IP的可重用性进行估计,以便通过不断改善设计方法学和设计技术最终能设计高可重用的IP块,因此需要对IP的可重用性进行评估,相应的就需要有一套完善的IP可重用性的评估系统。在分析了重用方法学手册和OpenMORE的基础上,讨论了可重用的IP认证平台的设计与开发,指出了已有系统的不足,提出了用数据库理论和使用VisualBasic6.0来实现,并进一步对系统设计中的ADO技术、树型目录结构等一些关键技术提出了实现方法。     

验证平台的可重用性分析

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台IP单独验证平台和SoC系统验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC系统验证平台重用.本文对验证平台的元件,如激励、驱动、监视器、脚本等的可重用性进行了分析,并提出了达到最大可重用的验证平台的设计方法,按该方法设计的验证平台的可重用率至少可达到60%.     

8051 IP核的应用开发系统研究

随着片上可编程系统SOPC技术的日趋成熟,利用IP核重用技术设计可定制的微处理系统使得嵌入式系统设计变得简单灵活,本文介绍了8051 IP核的设计过程,提出了以8051 IP核为基础的MCU片上系统解决方案,通过对步进电机的细分控制,验证了IP核重用技术的灵活性.     

基于SystemVerilog可重用测试平台的实现

对于中小型设计,传统的验证效率低、可重用性差,而基于方法学的高级验证测试平台搭建较繁琐,验证流程不太灵活。以ARINC429收发器IP核为验证对象,采用System Verilog语言,通过层次化设计,改善工程组织架构,运用虚接口与回调等关键技术,实现了一种可重用测试平台。将不同的测试案例在测试平台上运行,结合断言与覆盖率驱动等验证技术完成了对ARINC429收发器IP核的功能验证,代码覆盖率和功能覆盖率均达到100%。实践表明,该测试平台具有良好的可重用性、易操作性,验证效率较高。     

基于8051IP核的SOPC开发应用

随着片上可编程系统SOPC技术的日趋成熟,利用IP核重用技术设计可定制的微处理器系统使得嵌入式系统设计变得简单灵活,介绍了8051IP核的开发应用过程,提出了以8051IP核为基础的MCU片上系统解决方案,通过对LCD液晶显示器的控制,验证了IP核重用技术的灵活性。     

IP核标准和开发流程

随着集成电路制造业的发展,IP供应商的出现和SoC设计方法学的普及,越来越多的用户需要选择适合自身设计的IP。上述问题表明,IP核标准已经成为集成电路产业发展的当务之急。这里着重介绍了IP核的开发流程。     

一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台:IP单独验证平台和SoC集成验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用.文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用.     

SoC芯片设计方法及标准化

随着集成电路技术的迅速发展，集成电路已进入系统级芯片（SoC)设计时代，SoC芯片的集成度越来越高，单芯片上的集成度和操作频率越来越高，投放市场的时间要求越来越短，为了实现这样的SoC芯片，设计越来越依赖IP模块的重用，SoC复杂性的提高和IP模块的多样化，SoC芯片中多个厂商不同IP模块的使用，导致了IP模块可重用的许多问题，IP模块和片上总线，以及EDA工具接口的标准化，是解决IP模块标准化的很好途径，另一方面，SoC芯片设计的复杂性和嵌入软件所占比重的增加，要求更高层次的系统抽象和软硬件的协同设计，使用更流地的设计进行系统的硬件设计和更有效的系统设计方法，描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题，介绍了SoC IP模块和片上总线结构的标准化，讨论了基于C／C＋＋扩展类库的系统级描述语言和基于平台的SoC设计方法。     

面向SOPC Builder的用户自定义IP核开发

详细阐述了增强用户自定义IP核可重用性的设计方法和使用SOPC Builder开发用户自定义IP核的流程。并在此基础上，开发出脉冲宽度调制器（PWM）自定义IP核。首先，在Quartus Ⅱ环境下，采用自顶向下、模块化的设计方法，基于VHDL实现了PWM硬件。然后，在Nios ⅡIDE环境下，基于C语言开发了PWM的软件应用程序接VI（API）函数。最后，完成了PWM自定义IP核的系统测试。测试结果表明：该PWM自定义IP核具有比较好的可重用性和用户界面。对开发面向SOPC Builder的用户自定义IP核具有借鉴意义。     

IPqML:基于QIP标准的IP质量评测辅助系统

重用高质量的集成电路知识产权模块(IP)能够显著地提高设计效率和芯片质量,基于质量标准的IP评测能够衡量和提高IP质量,提出并实现了一种基于QIP标准的可扩展IP质量辅助系统－IPqML。该系统参考软件质量理论上改进了传统评测流程,实现了层次化的质量评测体系结构。采用XNL　Schema技术描述质量模型,并用于生成评测流程配置信息,通过使用模板技术实现了工具配置自动化和可扩展机制,IP评测结果存在XML文档中,最后在该系统原型上完成了3个商用IP评测,实验结果表明,该系统有效地提高评测效率和结果准确性.