利用现场可编程门阵列技术设计自动铃声系统

随着数字电子技术和集成电子电路技术的飞速发展,掌握EDA技术、学会用VHDL语言设计设计电子电路是每个硬件设计工程师必须掌握的一项基本技能。用VHDL语言、MAX+plusⅡ开发平台设计一个自动铃声系统,底层采用VHDL语言、顶层采用原理图输入的方法,在开发平台上进行编译、功能仿真、时序仿真,最后下载到FPGA开发板上进行实际调试。     

基于FPGA和单片机的全同步数字频率计的实现

本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频，测周等模块，用单片机进行显示器等硬件控制，C语言实现其软件控制。对于Quartus II设计工具而言，与Verilog及VHDL的设计流程是完全支持的，Quartus II设计工具内部嵌入了Verilog逻辑综合器，Quartus II最大的优势之一在于能够利用第三方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和“自顶向下”与“自底向上”的设计方法。     

基于CPLD的多波形发生器的设计

设计采用硬件编程语言VHDL,设计方波、三角波和正弦波,利用QuartusⅡ7.2软件对三种波形的程序进行仿真,通过CPLD芯片EPM1270T144C5和DAC0832及放大器实现信号的传输,最后示波器完成波形的显示。采用VHDL语言设计的电路能够灵活地修改参数,而且极大地提高了电路设计的通用性和可移植性。     

基于FPGA的1553B总线编、解码器设计

本文在基于FPGA的基础上设计实现1553B总线接口板中的曼彻斯特Ⅱ型码的编、解码器。设计采用VHDL语言,使用Quartus Ⅱ9.0对设计实现综合、优化、仿真,最后在FPGA硬件电路上实现测试。     

基于SOPC的电梯群控系统的设计

本文介绍了一种基于SOPC的电梯群控系统的设计。电梯群控系统硬件部分以FPGA为核心,信息通信采用CAN总线通讯方式。而软件部分则运用C语言和VHDL语言编程方式完成,采用模块化设计思想,模块之间相互独立,便于软件修改和提高电梯群控系统的可扩展性。     

基于FPGA的单片机的系统的设计

本文在阐述可编程逻辑器件特点及其发展趋势的基础上,利用EDA的硬件和软件技术,研究和设计了基于FPGA的8051单片机的片上系统。本文采用VHDL语言,应用先进的自顶向下的设计方法,在Active—HDL5．1编程环境下,应用层次化的设计思路,模块化的设计方法进行设计。     

用VHDL语言实现电子系统的自上而下设计

本文说明EDA技术给电子系统设计带来的TOP-DOWN便利设计方法,简单介绍目前国内EDA设计的标准语言VHDL,并用VHDL语言实现一个中断功能模块的设计。     

FPGA在程控数字交换机中的应用研究

针对现有程控数字交换机大多采用传统搭积木式(即用器件搭成电路板)的设计方法，提出用现场可编程门阵列(FPGA)技术设计的新思路，并通过VHDL语言设计给出了仿真结果，结果表明，用FPGA设计的数字程控交换模块具有硬件结构简单、性能良好、功能易于升级等优点。     

基于VHDL语言的交通灯控制系统研究

主要利用VHDL语言和可编程逻辑器件研究交通灯控制系统的设计。本交通灯控制系统采用EDA技术进行设计实现,开发相应的VHDL程序。本系统提高交通灯控制系统的灵活性、可靠性和可扩展能力。     

ONPL：面向神经元的程序设计语言

提出了一种神经元的程序设计语言ＯＮＰＬ，它具有与硬件无关性，前处理一般神经网络的编程问题，在ＯＮＰＬ中，神经元、神经网络是一种特点的对象，因此也具有对象的一切性质。换言之，ＯＰＬ可看作一特殊、更高级的面向对象程序设计语言。     

一种基于FPGA的DDS设计方案与仿真实现

介绍DDS的组成原理,利用VHDL语言在Altera公司的QuartusⅡ6.0软件平台上,采用VHDL语言利用元件例化的方法,设计并实现DDS的相位累加器和波形存储器两个主要数字环节。软件仿真和开发板仿真试验结果均表明,该方法的DDS输出波形正确且效果好。     

一种新人工智能程序设计语言ROOP

提出了一种新的人工智能程序设计语言ＲＯＯＰ、它具有与机器硬件无关性并具有处理一般逻辑程序设计的能力。在ＲＯＯＰ中，规划和事实均被处理成一个特殊的对象，ＲＯＯＰ的语义基于对象之间的消息传递，ＲＯＯＰ集基于规则、过程、逻辑和面向对象等技术于一般 ，是一个多体裁的语言。     

基于FPGA自适应数字频率计的设计

介绍一种以FPGA（FieldProgrammableGateArray）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。     

基于FPGA的1553B总线编码解码器的设计

介绍用现场可编程逻辑器件(FPGA)设计实现1553B总线接口板中的曼彻斯特码编解码器.该设计采用VHDL硬件描述语言编程,并用专门的综合工具Synplify对设计进行综合、优化,在Modelsim进行时序仿真,最后在FPGA上实现.     

用FPGA实现大容量闪存控制器

本文介绍了作者利用FPGA设计的大容量闪存控制器.该控制器采用VHDL进行设计,并用Altera公司的EPF10K20器件完成硬件电路.它的主要功能足用硬件实现NAND型闪存复杂的读、写及擦除时序,简化了外部接口,提高了读写速度及工作可靠性.该控制器可以用于海量数据采集系统中.     

基于FPGA的全同步数字频率计的设计与实现

利用全同步频率测量原理,通过FPGA(Field Programmalbe Gata Array)芯片,运用VHDL语言编程设计一个全同步数字式频率计,消除了±1的计数误差,测频范围在DC～100MHz,给出了各模块的VHDL设计方法和仿真波形.并且可以利用FPGA芯片构成系统板,具有较高的实用性和可靠性.     

基于VHDL的级联型IIR数字滤波器的设计

采用VHDL语言设计级联型IIR数字滤波器,采用层次化的设计思想,首先将IIR滤波器分为几个功能模,然后分别对各模块进行设计,最后完成整个滤波器的设计。并对设计结果进行仿真,仿真结果正确。     

一种改进的自适应滤波算法在微震信号处理中的实现

为实现低阶滤波器对微震信号进行自适应滤波处理,提出一种新型的自适应滤波算法——变步长延时LMS算法(VS-DLMS).运用Matlab软件对该算法进行计算机仿真验证,并将其与传统自适应滤波算法在滤波器阶数较低时的滤波效果进行比较,证明该算法的有效性与优越性.最终设计该系统各模块功能图并在FPGA中编写VHDL语言对该算法进行硬件部分实现.结果表明:该算法有非常好的可行性,对比传统算法在高速地震信号采集处理应用中有着良好的应用前景.     

步进电机控制器的设计

本文介绍了基于FPGA的步进电机控制模块的设计,在分析步进电机的工作原理的基础上,给出了层次化设计方案与VHDL程序,并利用QuartusⅡ进行了仿真并给出了仿真结果。它以FPGA作为核心器件,极大地减少了外围元件的使用。同时,采用VHDL语言控制,可以根据步进电机的不同,改变模块程序的参数就可以实现不同型号步进电机的控制,有利于步进电机的广泛应用。