基于FPGA的高速信号采集平台设计

提出了一种基于FPGA的高速信号采集实现方法,具体描述了采样、储存、通信等模块的设计.模块功能全部基于VHDL硬件描述语言,并通过有限状态机来实现,增强了设计的灵活性,降低了成本.给出了信号采集的实验结果,证明该平台能够稳定可靠的工作.     

异步串行通信下位机的FPGA设计与实现

本文介绍了如何使用FPGA来设计异步串行通信中的下位机,重点分析了FPGA中接收模块的设计要点,并且给出了仿真的时序图;同时给出了一种帧通信协议,介绍了微控制器软核PicoBlaze进行协议解释的处理流程.本文设计的异步通信模块在实际系统中运行稳定可靠,证明了设计方案的正确性.     

基于FPGA的微传感器信号采集系统

为实现对微传感器输出的模拟信号进行实时采集和显示,提出了一种基于现场可编程门阵列(FPGA)的微传感器信号采集系统。系统由FPGA,24位高精度模/数转换芯片ADS1256和上位机构成。系统采用FPGA作为核心控制器,利用Verilog语言,对FPGA的普通I/O口进行编程,模拟串行外设接口(SPI)总线规范的信号时序,完成ADS1256的读写操作控制。通过RS—232串口通信将采集到的数据送入由Visual C++开发平台编写的上位机中,最终实现微传感器输出模拟信号的实时采集、显示和数据保存等功能。通过采集标准直流电压信号进行测试,测得采样误差小于0. 03%。     

一种基于FPGA的实时视频跟踪系统硬件平台设计

提出一种基于FPGA的视频跟踪系统硬件平台的设计方法,包括主控芯片、CMOS图像采集、多端口SDRAM控制器、图像VGA显示、SOPC系统和云台控制驱动等电路的设计。通过该平台,可以实现实时图像采集、缓存、显示和云台驱动;在SOPC系统中加入代码,可以实现运动目标的检测、跟踪、定位,改变云台转动方向,实现自主跟踪。     

一种基于FPGA的高速数据记录系统的设计

提出了一种基于SOPC技术的数据采集和存储系统的解决方案。系统通过使用microblaze软核处理器实现了一个可配置的高速、大容量可独立工作的连续数据流采集记录系统。系统采用模块化的设计思想,具有设计灵活、集成度高,较小的体积和较低的功耗等优点,克服了常规存储设备容量小,记录时间短,独立性不强的缺点。相关技术指标满足设计需求。     

一种基于FPGA的数字下变频设计

对数字下变频理论进行了分析,研究了各模块的实现并在Matlab下完成了分析和仿真,讨论了使用FPGA完成各模块的方法,最后使用Altera的集成工具DSP builder和IP核完成整个系统的的实现。     

基于串口通信的FPGA配置控制方法及实现

由于FPGA配置存储器具有掉电易失性,系统设计中的主控器需要操纵非易失性存储器对其进行配置;另外,在某些系统工作过程中需要对FPGA配置码流进行实时更新以升级系统,对FPGA码流进行回读以获取系统的实时工作状态;针对这些需要,设计并实现了一种基于串口通信的FPGA配置控制方法:以CPLD作为配置主控器,通过串口对CPLD的工作状态进行控制,成功实现了Flash的擦除、烧写、FPGA配置以及回读功能;由于串口协议比较简单,只需简单的转换就可完成与其它传输协议的交互,使得设计的配置控制方案具有比较好的可移植性和通用性.     

一种基于FPGA的高速数据缓存的设计

本文设计了一种以FPGA为数据缓冲和逻辑控制单元的高速数据采集系统,提出了数据缓冲模块的两种不同实现方法,用以实现数据采集模块与数据处理模块之间的高速连接.通过软件仿真,详细分析了这两种方法的特性及其各自的适用场合.     

一种基于FPGA的图像格式转换设计

为了实现图像的实时处理,常采用现场可编程门阵列（FPGA）对采集到的图像数据首先进行格式转换处理。本文以对Micron MT9V112传感器的三种图像格式输出的处理为例,首先就YCbCr4：2：2转YCbCr4：4：4,RGB565转RGB888,Bayer格式转RGB888及降噪的原理进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB工具对硬件模块处理后的数据做了相应的仿真。仿真结果表明,该设计对分辨率低于640x480的图像数据能够很好的满足其实时性要求,达到了预期的效果。     

一种基于FPGA的以太网高速传输平台

介绍一种基于百兆以太网的高速数据传输平台,使用现场可编程门阵列(FPGA)作为主控单元,完成以太网接口芯片的时序控制,实现简单的TCP/IP协议栈。实验结果表明,该平台扩展接口丰富、通用性好,可以方便地与PC机进行连接,并可作为各种实验设备与PC机进行数据传输的中间件。另外,该平台的数据吞吐率较高,可以达到接近100 Mb/s的以太网极限性能。     

基于FPGA的数字系统综合实验平台设计

为了满足现实硬件教学改革,提升学生硬件实际动手能力、自主创新能力和对社会人才需求,自行开发出一套以FPGA为核心的数字系统综合实验平台,从而构造出全新计算机硬件实验体系,使得学生能了解现代计算机系统的主要原理和基本设计方法,具备比较全面的软硬件综合设计能力。     

场强定向通信系统接收机的硬件平台设计

本文主要研究基于场强定向通信系统接收机。该接收机由两大部分组成：硬件平台实现和软件算法设计。本文主要阐述的是硬件平台的设计。主要包括：定向天线与前端电路、锁相环频率合成器、中频处理模块、GMSK调制解调模块、方向指示模块、主微控制器等6个模块的设计。硬件平台是实现该接收机的基础,它保证软件算法能够合理实现。     

基于FPGA的裁切机步进电机控制算法设计

针对传统加减速算法中减速点不易确定,为了确保在裁切机运动控制系统中加减速算法的实时性和准确性。对比分析常用的加减速算法,在分析传统的梯形加减速算法原理上,提出了一种基于FPGA(Field Programmable Gate Array)的改进梯形加减速算法,采用该算法实现了运动控制系统的设计,利用Vivado仿真系统进行仿真,搭建实验平台对算法进行验证。实验结果表明,改进的梯形加减速算法能够自动确定减速点的位置并达到实时性的要求,通过理想曲线与实际曲线的对比,可以看出电机实际运行速度曲线平滑,转速误差小。     

基于FPGA的生命探测仪算法研究与系统设计

给出了一种基于FPGA的生命探测信号处理系统的设计方法。从理论上研究了生命探测仪的算法及其软硬件系统。其中在FPGA软件设计中利用模块化的思想方法分别设计了FIR滤波器、异步FIFO、UART、电池监控、功能控制等功能模块。最后完成人体特征信号和体动信号的分析与提取,实现了非接触情况下生命探测与发现。相对于传统的生命探测仪,该设备具有体积小,功耗低,操作简单,携带方便等优点,特别适用于野外和战场生命探测等应用场合。     

机电一体化实验平台的通信系统设计

建立了基于网络技术和CAN总线的机电一体化实验平台.采用VC+ +开发工具,以Socket通信原理为基础,运用Client/Server结构模式,结合多线程技术,实现了局域网内数据的传输.利用CAN总线,完成了服务器PC机与实验设备驱动电路间的数据通信,建立了网络化实验设备控制系统.经过实际运行,该通信系统能满足实验平台的通信要求,具有较高的效率和可靠性.     

基于FPGA的高速硬件防火墙报文检测系统设计

在这篇论文中,我们介绍了一个基于FPGA的网络报文处理硬件平台并且分析了一种基于硬件的防火墙报文检测系统结构。目前的基于软件的防火墙计算量非常大并且不能够满足现代网络带宽的需要。而基于硬件的技术是加速网络处理的一个理想的办法。文章着重介绍了基于FPGA的IP报文过滤处理模块设计,它是基于硬件防火墙的核心处理部分。过滤处理采用关键字匹配策略的重要特征是利用CAM作为处理单元。CAM可以在超过2Gbps的速度下进行线速的入侵检测报文查找。     

基于FPGA的图像处理电路的设计与实现

以FPGA为平台,设计了灰阶变化、图像压缩、边缘检测等图像处理电路。与传统的设计方法相比较,本设计不仅具有FPGA电路特有的开发周期短、设计效率高、扩展性和升级性良好、设计灵活等特点,而且由于系统采用硬件电路实现,因此在图像处理的速度上具有明显的优势。     

卷积神经网络的FPGA并行加速方案设计

根据卷积神经网络的特点,提出了深度流水的FPGA加速方案,设计了卷积层的通用卷积电路。该卷积电路可以在一个时钟周期内获得一个计算结果。理论上,该方案对于MNIST数据集,在28×28个时钟周期内可以获得一幅图片的运算结果。针对网络训练过程的前向传播阶段,在网络结构和数据集相同的情况下,对GPU,FPGA,CPU进行了在计算效率和能耗之间的比较。其中在计算效率方面,50 MHz频率的FPGA就可以相较于GPU实现近5倍的加速,相较于12核的CPU实现8倍的加速。而在功耗方面,该FPGA的实现方案只有GPU版本的26.7%。