一种基于电磁旁路分析的硬件木马检测方法

为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林（K-L）变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析含硬件木马芯片（木马芯片）与不含硬件木马芯片（原始芯片）对应特征信号的差异来检测芯片中是否含有硬件木马。通过在针对基于FPGA密码芯片中植入硬件木马并进行对比检测实验的结果表明,利用上述方法能有效分辨出木马芯片与原始芯片所泄漏电磁信号间的差异,达到检测出芯片中硬件木马的目的。     

专用SoC安全控制架构的研究与设计

针对专用SoC芯片的安全问题,在描述芯片威胁模型与部署模型的基础上,规划了芯片资源的安全等级,设计了芯片的工作状态及状态转移之间的约束条件和实现机制,给出了芯片运行时的安全工作流程。对芯片的安全性分析表明,所设计的芯片系统能够满足机密性、完整性和可信性的应用要求。     

基于视觉伺服的LED芯片形状匹配算法研究

LED芯片的定位是LED芯片检测、分选等后封装过程的关键步骤,其定位速度和精度直接决定了LED芯片检测设备的生产效率。为了提高芯片定位的精度,提出了基于视觉伺服的反馈补偿技术,有效补偿了芯片定位误差;为了提高芯片定位的速度,在视觉伺服系统的基础上,针对LED芯片的特点,提出形状匹配优化算法,通过减小匹配过程中匹配的面积和搜索的角度,有效弥补了因视觉运动补偿所消耗的时间。通过以上两方面提高了LED芯片定位精度和速度,满足LED芯片高精和高速的定位需求。     

三维芯片制造成本分析

三维芯片由于其集成度高、功耗小、性能好等优点成为未来芯片制造的一种趋势,其制造成本问题成为该技术是否有应用前景的关键。分析了三维芯片的制造成本模型,并通过实验数据得到了三维芯片的成本最优划分方式;然后对多核处理器的二维芯片和三维芯片制造成本进行了对比,证明了在核数较大的情况下三维芯片制造成本的优势,说明三维芯片在未来芯片门数越来越多的情况下有很好的应用前景。     

32位RISC CPU ARM芯片的应用和选型

ARM公司以及ARM芯片的现状和发展,从应用的角度介绍了ARM芯片的选择方法,并介绍了具有多芯核结构的ARM芯片。列举了目前的主要ARM芯片供应商其产品以及应用领域。举例说明了几种嵌入式产品的最佳ARM芯片选择方案。     

基于紧支集双正交小波的芯片焊点定位技术研究

芯片封装是保护芯片和增强芯片电热性能的重要工艺,在芯片粘贴在引线框架的贴片基板上后,用金属引线将芯片焊点与引线框架的管脚连接起来实现芯片功能。为了提高芯片引线键合的精度,确保键合机的焊头能够实现准确定位,采用基于紧支集双正交小波的多分辨率分析方法实现芯片和贴片基板边缘的快速检测和特征匹配,实现芯片和引线框架焊点的快速定位。这种方法能够实现芯片图像边缘特征的准确提取、识别和特征匹配。采用紧支集双正交小波进行芯片焊点和引线框架定位时,简化了算法的复杂度,提高了芯片引线框架焊点位置的检测效率和定位精度。     

DDS芯片输出杂散分析及其抑制研究

针对DDS芯片的输出杂散问题,系统分析了DDS芯片输出杂散来源。并结合两款DDS芯片(AD9854/AD9856)的实际使用经验,从参考时钟设计和PCB设计两方面入手,提出了抑制DDS芯片输出杂散的实用方案。实测结果证明本方案有效地降低了DDS芯片的输出杂散,为DDS芯片的合理使用提供了有益的借鉴。     

230MHz电力频段专用LTE基带芯片设计

针对230 MHz无线专网不能共用公网LTE基带芯片的问题,定制开发了电力专用基带芯片。着重介绍了基带芯片的设计方法,列举了开发使用的关键技术。此芯片经过实测,性能、功耗均达到了产业化的要求。     

基于多类网络模型的AI芯片测评方法研究

随着AI芯片制程不断升级以及结构设计不断优化,AI芯片在并行计算能力和泛化能力等方面展现出明显的优势,这些优势使得AI芯片在宇航领域得到越来越多的关注和应用。与传统的质量保证方法不同,AI芯片测评作为一项新的重要环节,对于AI芯片的选型和使用具有重要意义。本文针对面向宇航应用的AI芯片,研究了一种宇航用AI芯片的测评方法,该方法可以测评出AI芯片的精度、算力、功耗和量化支持能力,并基于该方法对AI芯片的性能和功能性指标进行了详细的分析和评价,最后针对宇航用AI芯片测评方法的进一步研究方向提出了相关建议。     

物联“芯”世界

感知领域国内芯片开启新征途 工信部2014年的工作重点是要“突破核心关键技术,重点推进传感器及芯片、传输、信息处理技术研发”。各大芯片厂商更是看准了物联网给芯片市场带来的良机．加大力度扩展各种芯片的阵容。国产芯片厂家在这其中扮演了一个非常重要的角色．首当其;中的就是华为海思,目前华为的海思芯片已经在安防市场占据了相当高的市场份额。     

基于双树复数小波变换的切屑图像阈值去噪

由于在金属切削加工时通过CCD相机采集的切屑图像含有大量噪声，因此如何有效地去除噪声，获取切屑边缘信息是分析切屑形态参数，实现切屑控制的关键。目前小波变换图像去噪效果较好，而复数离散小波变换比实数小波变换具有更多优势，如：平移不变性、方向性等。并可提高图像的去噪能力。为了提高切屑图像的去噪能力，提出了一种采用双树复数小波变换进行切屑图像去噪的方法，即在原信号(噪声标准方差)未知情况下，采用GCV准则选取去噪阈值，双树复数小波变换进行去噪。典型图像与切屑图像去噪结果显示，该方法能有效地提高金属切削加工过程中切屑图像的噪声去除及屑形边缘检测的能力。     

基于DSP的光电二极管阵列信号采集系统设计

介绍了一种基于DSP的光电二极管阵列信号采集系统。讨论了DSP芯片TMS320F2808和光电二极管阵列芯片S4111-16Q的特点,设计了高精度的S4111-16Q的放大电路,并给出了S4111-16Q与TMS320F208的接口电路。     

基于RTOS的软硬件协同验证方法

根据处理器芯片的特点，提出了一种基于RTOS的软硬件协同验证方法，该方法在RTOS的基础上建立了一个可移植的协同验证环境，在处理器芯片设计阶段，通过建立一个与芯片相近的硬件平台，在其上利用协同验证环境先验证软件设计的正确性，然后把这些正确的软件放入由处理器芯片构成的协同验证环境中验证设计的芯片。采用这种方法，不仅可以验证处理器芯片设计的正确性，减少错误存在的可能性，而且缩短了芯片验证的时间。     

DMA方式在单片微机中的应用

单片微机系统一般不支持ＤＭＡ方式，即不提供ＤＭＡ方式所需的引脚、信号、时序等。本使用ＤＭＡ芯片８２３７Ａ，设计并实现了单片机系统下的ＤＭＡ方式。实际使用证明单片机系统下的ＤＭＡ方式是可行的。实现了大量数据的快速传递与存贮。     

高效椭圆曲线密码芯片的VLSI设计

根据素数域上椭圆曲线的点乘，提出了一种椭圆曲线密码芯片VLSI新结构和控制算法。针对其中的核心运算模乘，结合Montgomery算法，提出了一种改进的模乘器结构，有效降低了芯片的面积，提高了模乘的运算速度。该芯片具有面积小、速度快的优点，适合用于时钟频率低和存储空间受限的智能卡中。     

ECC专用密码芯片的功耗分析研究

文章在分析一款ECC专用密码芯片内部实现算法的基础上,采用简单功耗分析(SimplePowerAnalysis,SPA)手段对该芯片进行了功耗攻击和抗攻击研究。结果表明,内部结构复杂于智能卡的ASIC密码芯片也很容易受到简单功耗分析的攻击。针对该ECC专用芯片,只需要采集一条功耗曲线即可以恢复出该密码芯片中长度大于192-bit的密钥。最后,针对该芯片的内部算法,给出了抗简单功耗分析的措施和仿真结果。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

High speed ant colony optimization CMOS chip

Ant colony optimization (ACO) is an optimization computation inspired by the study of the ant colonies’ behavior. This paper presents design and CMOS implementation of the ant colony optimization based algorithm for solving the TSP problem. In order to implement ant colony optimization algorithm in CMOS, we will present a new algorithm. This algorithm is based on the original ant colony optimization but it can be implemented in CMOS. Briefly, pheromone matrix is transformed on the chip area and ants move up-down through the pheromone matrix and they make their decisions. Finally ants select a global path. In previous researches only pheromone values is used, but select the next city in this paper is based on heuristics value and pheromone value. In definition of problem, we use heuristics value as a matrix. Previous researches could not be used for wide type of optimization problem but our chip gives heuristics value initially and we can change initial value of heuristics value according to the optimization problem so this capability increases the flexibility of ACO chip. Simple circuit is used in blocks of our chip to increase the speed of convergence of ACO chip. We use Linear Feedback Shift Register (LSFR) circuit for random number generator in ACO chip. ACO chip has capability of solving the big TSP problem. ACO chip is simulated by HSPICE software and simulation results show the good performance of final chip.     

用于CMOS集成电路的IDDQ测试技术研究

主要介绍了ＣＭＯＳ电路的ＩＤＤＱ测试技术。该的实现方法有两种：一种是片内ＩＤＤＱ测试;另一种是片上ＩＤＤＱ测试。前一种是在被测芯片内,设计一个电流传感器。是在被测芯片外的负载板上附加一个小电路,变ＩＤＤＱ为电压测试,从而达到ＩＤＤＱ测试的目的。