共查询到19条相似文献,搜索用时 78 毫秒
1.
2.
为自适应实现Morlet小波与故障冲击特征成分的最优匹配,采用基于Shannon小波熵的方法优化带宽参数设计最优Morlet小波。针对最佳尺度求取的难题,利用谱峭度与小波熵均能敏感反映冲击性的特性,提出了基于峭熵比求取最佳尺度。基于此,提出基于最优Morlet小波自适应包络解调的弱故障特征提取方法,该方法首先对信号进行最优Morlet连续小波变换;然后,依据峭熵比自适应地求取最佳尺度并提取最佳尺度的小波系数;最后,对最佳尺度的小波系数取模即可实现对最优频带的包络解调,得到包络谱,从而实现微弱故障特征的提取。实例分析表明:该方法克服了传统包络解调需要人为设定带通滤波器参数的不足,能有效地从强噪背景中提取微弱故障特征。 相似文献
3.
4.
一种数字计数瞬时测频的方法研究 总被引:4,自引:0,他引:4
文章介绍了一种用直接数字计数测量瞬时频率的原理,并进行了测频误差分析.为提高测频精度,引入等效时钟技术,并给出了一种工程实现的数字计数瞬时测频电路. 相似文献
5.
提出了一种基于DSP数字振荡器产生移相正弦波的设计方法。系统由TMS320VC5416最小系统和两片TLC320AD50C及简单外围电路构成。简要介绍了系统的软硬件的设计方法。通过DSP数字振荡器的实现原理得到设定参数的两路移相正弦波输出,达到设计目的。实验结果表明该系统具有结构简单,频率相位调整方便灵活、分辨率高等特点。 相似文献
6.
7.
干涉SAR是一种大范围获取地表三维位置信息的方法,而干涉图的去平地效应是干涉SAR信息处理中一个重要的步骤.本文介绍了一种基于频移的去除平地效应的方法,平地效应消除后的干涉SAR相位图可直观地反映地形的拓扑结构.实际数据处理验证了此算法的可行性和有效性. 相似文献
8.
为了提高数字计数式瞬时测频的精度,提出了一种采用时间数字转换器(TDC)进行瞬时测频的新技术。通过对脉内的被测信号脉冲个数进行计数,并利用TDC测量输入信号的脉宽,可得到被测信号频率。在 FPGA 中设计了测频的基本时序,并完成了对TDC的控制和数据计算。为了提高瞬时测频机工作的稳定性,设计了TDC的校准方法,通过在测量间歇期插入标准脉宽信号进行测量,以修正T DC的漂移。经测试表明,对于脉宽1μs、载频频率为1~2GHz的输入信号,该技术的测量精度约为0.3MHz,测量时间小于1μs。 相似文献
9.
传统的开关器件脉频调制(Pulse Frequency Modulation, PFM)控制方法,存在开关频率高、频率不固定且稳定性能不好的缺点,使得它在APF的应用中增加了滤波器的设计难度。为此提出了以最优占空比为原则的改进脉频调制方法。该方法通过最小二乘法获得最优占空比,并依此合理选择控制参数,且在控制器中,引入电网及补偿电压的实时特性,参与开关器件的导通时间、关断时间及滞环环宽的控制,从而实现定频、降损、提高控制精度及动态性能。通过对PFM的传统与改进控制策略的仿真与实验,验证了所提方法的有效性,且该方法易于控制电路的设计。 相似文献
10.
11.
12.
基于单路FIFO的多通道同步采集存储系统的研究 总被引:1,自引:0,他引:1
设计了一种多通道同步采集存储测试系统,利用CPLD(复杂可编程逻辑器件)和单路FIFO(先入先出存储器)缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式.此设计方案实现了在采样速率变化的情况下, FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中.这对于多通道变采样的存储测试系统设计具有一定的借鉴意义. 相似文献
13.
14.
设计了一种多通道同步采集存储测试系统,利用CPLD(复杂可编程逻辑器件)和单路FIFO(先入先出存储器)缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式。此设计方案实现了在采样速率变化的情况下, FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中。这对于多通道变采样的存储测试系统设计具有一定的借鉴意义。 相似文献
15.
基于FPGA的异步FIFO缓存设计 总被引:1,自引:1,他引:1
介绍了异步FIFO的类型以及工作原理,研究了使用用FPGA芯片内部的双口RAM来实现异步FIFO设计方案,重点阐述了如何判断空/满标志信号以及消除亚稳态的设计思路。针对多位跨时钟域的数据传输,可能出现亚稳态导致数据出现不可知的错误,讨论了通过格雷码对读写地址进行编码以用来减少亚稳态出现的概率,并给出了具体的程序流程图,进行了仿真验证。这种方法设计的异步FIFO具有高速,高可靠性,移植性强的特点。 相似文献
16.
17.
针对用FPGA实现的高速自适应滤波器与高速ADC数据处理速度不匹配、容易产生串扰等问题,提出了一种基于异步FIFO技术的高速采样自适应滤波系统方案,选用双通道高速AD9238-40作为前置输入级,用片内异步FIFO作高速缓存,用FPGA控制采样与滤波,给出了系统的结构框图,对异步FIFO与采样滤波控制器进行了仿真,并将异步FIFO与采样滤波控制器集成在同一FPGA上,完成了对双通道高速AD9238与自适应滤波器的高速匹配控制.仿真结果表明:该方案既能降低系统的成本,又能有效降低高频可能引起的干扰,对于高速实时电路处理具有一定的参考意义. 相似文献
18.
提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。 相似文献