基于MATLAB的数字滤波器交互界面设计

数字滤波器在数字信号处理中具有举足轻重的作用。在分析IIR数字滤波器和FIR数字滤波器设计原理的基础上,在设计过程中使用MATLAB提供的GUI工具,实现了方便用户使用的数字滤波器交互界面开发,进行应用演示,最后对IIR数字滤波器和FIR数字滤波器进行了对比分析。     

软件无线电数字变频系统设计与实现

根据软件无线电数字变频的原理,设计和实现了基于软件无线电的数字变频系统.通过System Generator系统设计工具,重点进行了NCO,CIC,HB和FIR滤波器等系统组成部分的建模设计,并没有直接调用System Generator设计工具自带的完整功能模块,其中CIC采用Hogenauer滤波器设计,FIR滤波...     

浅谈学习窗函数法设计FIR数字滤波器体会

FIR数字滤波器在工程上运用广泛,窗函数法设计FIR数字滤波器是典型的设计方法.目前,相关课程的教科书对窗函数法设计FIR数字滤波器这部分内容讲解不够细致,学生掌握感到有难度.本文针对窗函数法设计FIR数字滤波器的相关问题,即数字滤波器与模拟样本滤波器的关系、截断点如何取值和数字滤波器的线性相移特性,结合实例进行分析,并借助Matlab仿真软件对设计进行了分析和验证.     

基于FPGA的FIR数字滤波器设计与实现

简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。     

基于System View的FIR数字滤波器设计

探讨了运用SystemView软件,从图形化的工具和数字化的指标入手,抛开传统滤波器设计中繁琐的计算与变换,直接快速实现在数字存储示波器中,为了消除前端系统本身的噪声而设计的FIR数字滤波器。并且运用SystemView软件的分析工具,对所设计的FIR数字滤波器的幅频特性、相频特性、阻带衰减、通带纹波等性能进行了分析。通过分析报表和特性图形显示所设计的FIR数字滤波器技术指标完全满足数字存储示波器系统的技术要求。     

基于MATLAB和DSP的数字滤波器设计

介绍了有限冲激响应（FIR,Finite Impulse Response）数字滤波器的原理以及如何根据给定的技术指标设计所需的FIR数字滤波器。运用MATLAB软件提供的滤波器设计工具FDATool得到滤波器的系数,在CCS集成开发环境下,完成了线性移位缓冲区法的FIR滤波器的软件仿真。仿真结果表明：滤波器达到了给定...     

数字滤波器滤除电子测量系统中工频及其谐波干扰的研究

在电子测量中工频是主要的噪声干扰源之一，若不滤除将大大影响测量精度。而传统的模拟电路滤波器在精度方面无法与数字滤波器相比；另外对多阻带滤波器的设计摸拟电路更是无法实现。本设计用FIR(Finite Impulse Response)数字滤波原理设计了阻带范围分别为48～52Hz，98～102Hz，148～152Hz的三阻带数字滤波器，经仿真实验证明其对电子测量系统中的工频50Hz及其二次谐波和三次谐波干扰将衰减30dB。对去噪后的信号进行分析，大大提高了测试系统的精度，整个过程分为多阻带滤波器的数学建模和滤波算法实现，并分析比较了不同窗函数和阶数的变化对滤波性能的影响。     

FIR数字滤波器的实现方法

随着信息和数字技术的发展,很多领域对数字信号处理技术的需求越来越显著,而数字滤波器作为数字信号处理的重要环节也已经成为了人们的研究重点.针对数字滤波器设计的方式以及种类,文中采用MATLAB工具实现FIR低通数字滤波器的设计.     

一种数字有限冲激响应滤波器电路的设计

提出了一种数字有限冲激响应(FIR)滤波器电路的设计思想,克服了传统的从算法直接入手的滤波器设计方法中存在的计算量大、电路描述繁琐以及验证困难的缺点.并按此思想设计了一个通用数字FIR滤波器电路,在利用Matlab工具构造出滤波器数学模型的基础上,提出了一种滤波器电路结构,用VHDL语言对电路进行描述,并进行了电路综合和仿真.给出了该电路的数学模型和滤波结果.     

FIR数字滤波器的设计与实现

在数字信号处理中,数字滤波器是一种被广泛使用的信号处理部件。分析了FIR(有限冲激响应)数字滤波器的结构特征,得到了满足系统要求的数字滤波器设计方法,结合实际工程所要求的数字滤波器指标,利用MATLAB对FIR数字滤波器进行了设计和仿真,并根据FIR数字滤波器输出的幅频特性和相频特性图对滤波器的参数进行调整,从而得到满足性能要求的最佳数字滤波器参数。采用DSP芯片实现所设计的FIR数字滤波器。     

基于椭圆球面波函数的数字带通滤波器设计

为设计频谱性能优良的有限冲激响应( FIR)数字带通滤波器,从窗函数的性质及选择指标出发,分析了椭圆球面波函数( PSWF)作为窗函数的优势;在此基础上根据数字滤波器设计的原理和要求,选择0阶基带椭圆球面波函数作为窗函数设计数字带通滤波器,并利用微分方程状态转移矩阵逼近的PSWF求解算法,给出了基于PSWF的FIR数字带通滤波器设计方法。理论分析和仿真结果表明：PSWF数字带通滤波器具有较低的设计复杂度,与Kaiser滤波器和Blackman滤波器相比,其旁瓣衰减有超过7 dB的优势,且具有与两种滤波器相当的通带波纹波动和过渡带宽。     

基于FPGA的FIR滤波器的性能研究

目前FIR滤波器的一般设计方法比较繁琐,开发周期长,如果采用设计好的FIR滤波器的IP核,则开发效率大为提高。本方案基于Altera公司的Cyclone Ⅱ系列芯片EP2C8Q208C8N,首先利用MATLAB中的滤波器函数fir2得出需产生的FIR滤波器的系数,再导入FIR IP Core,成功完成了FIR数字滤波器的设计。另外分析了阶数与不均匀采样数据对FPGA资源的影响和对生成FIR滤波器的输出性能的影响,并将实际输出的幅频特性图与我们需要的幅频特性图相比较,验证生成的FIR数字滤波器的性能。     

A 2.5-V 57-MHz 15-tap SC bandpass interpolating filter with 320-MS/s output for DDFS system in 0.35-/spl mu/ hboxm CMOS

A switched-capacitor (SC) bandpass interpolating filter is proposed with the capability of achieving, simultaneously, channel selection and frequency up-translation, together with sampling rate increase, in a multirate configuration at high frequency. This filter has been designed for efficient use in a direct-digital frequency synthesis (DDFS) system with considerable rewards in terms of speed reduction of the digital core plus the digital-to-analog converter (DAC), as well as in the relaxation of the continuous-time (CT) smoothing filter order. It exhibits a 15-tap finite impulse response (FIR), with a bandpass frequency response centered at 57 MHz and a stop-band rejection higher than 45 dB. At the same time, it translates 22-24 MHz input signals at 80 MS/s, to the frequency range of 56-58 MHz in the output at 320 MS/s, allowing also a perfect operation at 400 MS/s, in 0.35-/spl mu/m CMOS technology. To implement a specific multi-notch FIR function, the filter architecture will comprise an effective low-speed polyphase-based interpolation structure with autozeroing capability, high-speed SC circuitry with fast opamps, and also ultra-low timing-skew multiple phase generation in order to achieve high-performance operation at high frequency. The prototype ICs present a signal-to-noise-and-distortion ratio (SNDR) of 61 dB, with a dynamic range of 69 dB, for 1% THD, and 61 dB, for 1% IM3. It consumes 2 mm/sup 2/ of active silicon area, 120 mW (analog) and 16 mW (digital) power, with a single 2.5-V supply, which corresponds to 8.6 mW of analog power per zero.     

FIR低通和带通滤波器的关系分析与仿真

为了避开直接设计带通滤波器的繁琐设计步骤要求,利用低通滤波器与带通滤波器的关系,间接设计带通滤波器是创新之处,即通过设计简单的低通滤波器从而达到设计带通滤波器的要求。介绍了窗函数法FIR数字低通、带通滤波器的设计,给出了低通滤波器与带通滤波器的频率响应函数,并分析了它们之间的关系,得出了相关结论,结合实例,利用Matlab证实了该结论的正确性,为带通滤波器的设计提供了一种新方法。     

On Improving the Performance of an FIR ADM Digital Filter

In this paper we investigate methods of improving the performance of a finite impulse response (FIR) adaptive delta modulation digital filter (ADMDF). These include modification of the ADM step size adaptation algorithm, coefficient optimization, and the reduction of computational complexity. Compared to the FIR ADMDF of Sunwoo and Un [1], the improved filter yields better performance by approximately 4 dB and requires significantly less computation time.     

A 2.4-GHz RF sampling receiver front-end in 0.18-/spl mu/m CMOS

This paper presents an integrable RF sampling receiver front-end architecture, based on a switched-capacitor (SC) RF sampling downconversion (RFSD) filter, for WLAN applications in a 2.4-GHz band. The RFSD filter test chip is fabricated in a 0.18-/spl mu/m CMOS technology and the measurement results show a successful realization of RF sampling, quadrature downconversion, tunable anti-alias filtering, downconversion to baseband, and decimation of the sampling rate. By changing the input sampling rate, the RFSD filter can be tuned to different RF channels. A maximum input sampling rate of 1072 MS/s has been achieved. A single-phase clock is used for the quadrature downconversion and the bandpass operation is realized by a 23-tap FIR filter. The RFSD filter has an IIP/sub 3/ of +5.5 dBm, a gain of -1 dB, and more than 17 dB rejection of alias bands. The measured image rejection is 59 dB and the sampling clock jitter is 0.64 ps. The test chip consumes 47 mW in the analog part and 40 mW in the digital part. It occupies an area of 1 mm/sup 2/.     

适合单片机实时处理的简单FIR滤波器设计

介绍了一种以Matlab7.0为辅助设计工具,采用窗函数法结合零、极点调整法和试探法设计的滤除工频50 Hz干扰的FIR滤波器的设计与实现。该滤波器运算简单、计算量小,非常适合通用单片机进行实时处理,同时具有低通滤波和50 Hz陷波功能。实验结果表明该滤波器对心电信号中的50 Hz工频干扰和高频干扰具有很好的滤波效果。     

Modified FIR filter with phase compensation technique tofeedforward active noise controller design

In this paper, a finite-impulse response (FIR) filter with phase compensation is proposed to design the digital controller for active noise cancellation in ducts. This method can overcome the influence of delay effects, which arise from the analog devices, and then help to improve the ability of noise reduction. Moreover, all the control algorithms are implemented in a fixed-point-type digital signal processor that produces an antinoise signal to cancel noise in the authors' experiments. Experiments are demonstrated in a polyvinyl chloride material circular duct. It is proved that, by using the FIR filter with phase compensation, the reduction of broadband noise is about 20 dB, and about 50 dB of narrowband noise. The system also provides the ability to cancel the noise with two harmonic components, like automobile noise     

一种具备高镜像抑制比的带通滤波器设计

介绍一种高镜像抑制比的带通滤波器的设计。在音频领域里所接触的大多为实数滤波器,滤波器的频率点具备对称性的特点,这就对信号处理领域带来很大的麻烦,如AM、FM中频滤波时产生的镜像频率,会对正常的搜台产生很大的干扰。此设计利用复数滤波器的特点,设计出一种具备高镜像抑制比的带通滤波器,应用于数字调谐收音机解调系统里面。由于采用的是全集成的复数带通滤波器,节省了传统的外部中频滤波器的成本及空间;实测镜像抑制比达40 dB,大大降低了搜台的误操作,提高了整机系统的信噪比,在信号处理领域有一定的借鉴意义。