基于0.13μm CMOS技术的超宽带低噪放大器设计

针对信号频段为3.1～10.6GHz的超宽带系统射频前端,提出一种基于0.13μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构,通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计,在获得足够的信号功率增益的同时,能够实现超宽带范围内的输入匹配.整体电路仿真结果表明:在3.1～10.6GHz的工作频段,电压增益为23.2dB,输入回波损耗小于-13dB.在6GHz时噪声系数最小值为2.4dB,最大值为2.7dB,输入三阶交调截取点(IIP3)为-11.9dBm.在1.2V电源电压下,该低噪声放大器功耗为12.2mW,芯片面积为0.32mm2.     

基于负反馈和有源偏置的宽带低噪放设计

提出一种基于改进型负反馈电路的宽带低噪声放大器.放大器芯片采用0.25 μm GaAs pHEMT工艺设计和SiP技术封装.通过调节封装内芯片外围负反馈电路实现增益平坦度优化,将低噪放工作频带拓展至0.5~2.5 GHz,可有效覆盖GSM、TD-SCDMA、WCDMA、GPS等多个应用频段.片内的稳压及温度补偿有源偏置电路可对供电电压波动及环境温度变化进行有效补偿,以适应复杂工作环境.经测试,低噪声放大器的供电电压为3.3 V,功耗为40 mW,工作频率为0.5~2.5 GHz,带宽高达5个倍频程,带内增益约为14 dB,增益平坦度≤1 dB,噪声系数≤1.3 dB,输入输出回波损耗≤-10 dB,输入三阶交调点≥1 dBm,封装后尺寸为3 mm×3 mm×1 mm.     

带有源偏置的系统级封装低噪声放大器模块

针对近年来快速发展的多模卫星组合导航技术需求,提出覆盖主流全球卫星导航系统(GNSS)频段(包括GPS、GLONASS、伽利略、北斗)的低噪声放大器模块.该低噪声放大器模块采用SIP封装技术,在一个3 mm×3mm×1mm的塑料封装内集成了低噪声放大器芯片及输入输出匹配电路等片外电路,封装外无需额外分立元件.低噪声放大器芯片采用低噪声的0.25μm GaAs pHEMT工艺流片.在芯片设计中,提出新型的有源偏置电路,可以抵御电源电压和环境温度的波动,使该低噪声放大器模块能够在复杂的环境中稳定工作.测试结果表明,该低噪声放大器模块在工作频段内噪声系数约为0.65dB,增益可达20dB,输入输出回波损耗小于-10dB,中心频率输入三阶互调阻断点为0.6dBm,电源电压为3.3V,功耗为15mW.     

40Gb/s光通信系统驱动放大器设计

针对40Gb/s光通信系统对高速芯片的需求,设计出一种微波单片宽带驱动放大器。该放大器基于0.15μm砷化镓赝配高电子迁移率晶体管工艺,可用于驱动铌酸锂调制器。放大器的宽带实现方案选择分布式拓扑结构,增益单元选择带有耦合电容的共源共栅结构。利用ADS仿真软件进行设计仿真,结果显示,所设计的放大器在DC-35GHz的工作带宽内增益响应平坦,电压增益大于10dB,增益平坦度为±0.5dB,具驻波特性良好,其输入、输出反射系数在频带内的典型值均小于-10dB;在1dB压缩点的输出功率为20dBm,故设计方案可行。     

基于变压器反馈的平坦噪声系数超宽带CMOS低噪声放大器

在系统中集成超宽带(UWB)收发机芯片用于支持室内定位正成为移动通信终端技术发展的一个重要趋势.在超宽带收发机中,低噪声放大器(LNA)是一个核心功能模块.超宽带的全频段(3.1～10.6 GHz)覆盖要求给低噪声放大器的设计带来了巨大挑战,尤其是需要在宽带匹配及在带内维持平坦的噪声系数的情况下.传统的低噪声放大器架构应用在超宽带设计时,噪声、增益和输入匹配之间存在较明显的性能折中关系,因此无法达到良好的综合性能指标要求.本文采用基于变压器反馈的输入匹配的第一级架构和多功能第二级输出驱动结构,实现了平坦的噪声系数和高增益等性能.基于TSMC 65 nm工艺设计的电路仿真结果表明,该低噪声放大器在3.1～10.6 GHz全频段内,可实现输入匹配S_(11)-10 dB,增益17 dB,噪声系数2.71±0.28 dB,1-dB压缩点-17.5 dBm等指标,电路整体功耗为32.8 mW.因此,综合性能Ⅰ(FoM-Ⅰ)和综合性能Ⅱ(FoM-Ⅱ)分别可达2.32和0.41.     

400MHz～2.4GHz宽带低噪声放大器设计

采用0.15μm砷化镓赝配高电子迁移率晶体管工艺,设计一款频率400 MHz~2.4GHz宽带低噪声放大器。采用两级级联结构,将前级放大器的输入阻抗匹配到最佳噪声阻抗得到最小噪声;后级放大器采用负反馈结构得到较宽的工作频带;级间引入失配补偿方法,即在晶体管增益滚降处引入高频增益,使得放大器工作频带拓宽,提高带内平坦度。仿真结果表明,该低噪声放大器工作频率为400 MHz~2.4GHz,频带内噪声系数为1dB,增益为34dB,增益平坦度为3.1dB,回波损耗优于-10dB,满足了低噪声、超宽带和高平坦度的要求。     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

基于噪声抵消的有源匹配SiGe HBT低噪声放大器设计

基于Jazz 0.35μm SiGe工艺,设计了一种满足2G、3G和WIMAX标准的有源匹配SiGe HBT低噪声放大器.利用共基极晶体管输入阻抗小和共集电极晶体管输出阻抗较小的特点,通过选取晶体管的结构和偏置电流,实现了输入、输出有源阻抗匹配.由于未采用占芯片面积大的电感,减少了芯片面积,芯片面积(含焊盘)仅为0.33mm×0.31 mm;由于共基极晶体管的噪声系数比共射极晶体管的噪声系数高,采用噪声抵消结构减少了其引入噪声.低噪声放大器在(0.6～3)GHz工作频带内,增益为17.8～19.2 dB,增益平坦度为±0.7 dB;有源输入、输出匹配良好;在整个频段内,无条件稳定.     

适用于802.11a的低噪声放大器设计

为实现802.11a接收单元,设计一款适用于802.11a协议具有镜像抑制功能的低噪声放大器(LNA).电路采用源简并结构,对有源陷波滤波器加以优化,可极大地减小了滤波网络的功耗和芯片面积,提高镜像抑制比,替代传统超外差接收机片外实现滤波器方式.电路采用Jazz 0.18μm SiGe BiCMOS进行工艺仿真,结果表明:在5.15~5.35GHz的工作频段和3.5~3.7GHz镜像频段下,电路可以实现18.52dB的功率增益,小于-13dB的反射系数,3.1~3.4dB的噪声系数和33.75dB的镜频抑制比;5.2GHz频率下的输入3阶交调点为-9.58dBm,电源电压为1.8V,总功耗为13mW,有源滤波器功耗仅为0.57mW.     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

一种增益可多重调节的低功耗双频段低噪声放大器

为了同时满足无限局域网(wireless local area network,WLAN)和新一代无限保真(wireless fidelity,WIFI)无线通信标准,设计实现了一款增益可多重调节的低功耗双频段低噪声放大器(dual-band low noise amplifier with multiple gain-tunability,MGT-DBLNA).输入级采用串-并联谐振滤波网络以实现双频段输入匹配.放大级采用可调谐的有源电感作负载和偏置电压可变的电流复用结构,一方面,可通过调节有源电感的外部偏压和偏置电路的电压2种不同方式,对MGT-DBLNA的增益进行单独或联合调节,另一方面降低了功耗.输出级采用由电流镜以及共集电极放大器构成的可控缓冲器,可实现增益的进一步调节.基于WIN 0.2μm Ga As HBT工艺库进行验证,结果表明:在不同工作频率2.4、5.2 GHz下,MGT-DBLNA的增益(S21)可分别在3.9~12.3 d B、12.6~20.2 d B范围内调节;输入回波损耗(S_(11))与输出回波损耗(S_(22))均小于-10.0 d B;噪声系数(noisefigure,NF)小于3.4 d B;在5.0 V的工作电压下,静态功耗小于20.0 m W.所提出的MGT-DBLNA不仅实现了增益的大范围调节,同时也降低了功耗.     

W-band 3.4 W/mm GaN power amplifier MMIC

A high power density monolithic microwave integrated circuit (MMIC) power amplifier is presented for W band application. The chip is fabricated using the 100 nm GaN high electron mobility transistor (HEMT) technology on a 50 μm SiC substrate. The amplifier is designed for a high gain and high output power with three stage topology and low-loss impedance matching networks designed with high and low characteristic impedance micro-strips and metal-insulator-metal (MIM) capacitors. And quarter-wave micro-strips are employed for the DC bias networks, while the power amplifier is also fully integrated with bias networks on the wafer.Measurement results show that, at the drain bias of 15 V, the amplifier MMIC achieves a typical small signal gain of 20 dB within the frequency range of 88~98 GHz. Moreover, the saturated output power is more than 250 mW at the continuous-wave mode. At 98 GHz, a peak output power of 405 mW has been achieved with an associated power gain of 13 dB and a power-added-efficiency of 14.4%. Thus, this GaN MMIC delivers a corresponding peak power density of 3.4 W/mm at the W band.     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

Optimization and design of inter-stage amplifier with wide output swing,high speed and high accuracy

To satisfy the design requirements of analog-to-digital converter （ADC） of high speed sampling system in an infrared focal plane array tester with 1024 × 1024 pixels, a first inter-stage amplifier of 12-bit 40- Msample/s pipelined ADC was designed with 0. 35 μm CMOS technology. On the basis of traditional two-stage amplifier, the cross-coupled class AB output stage and cascode compensation were adopted to improve the output vohage swing and bandwidth. Power dissipation was optimized with math tools. Circuit and layout design were completed. Simulation results show that the designed amplifier has good performance of 95 dB dc gain, ±2 V output voltage swing, 190 MHz bandwidth and 63° phase margin with feedback factor 1/4, 33 mW power dissipation and so on, which can meet the system requirements.     

基于准浮栅技术的超低压运算放大器

分析了准浮栅晶体管的工作原理、电气特性及其等效电路,基于准浮栅PMOS晶体管,设计了超低压低功耗运算放大器．基于台积电的0.25μm CMOS工艺,利用Hspice对所设计的运放进行了模拟仿真．仿真结果显示,在0.8V的单源电压下,运算放大器的最大开环增益为76.5dB,相位裕度为62°,单位增益带宽为2.98MHz,功耗仅为9.45μW．     

用于8位80 MS/s 模数转换器的增益数模单元电路

A high speed and medium accuracy multiplying digital-to-analog converter (MDAC) circuit optimization design is presented for meeting the requirements of the 8bit, 80MS/s pipelined analog-to-digital (A/D) converter. An optimized transmission gate is adopted to improve the linearity of the MDAC circuit. In view of the high gain two-stage operational amplifier, design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition, an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V 0.18μm CMOS process, this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio (SNDR) of 54.6dB and an effective number of bits (ENOB) of 7.83bit with a 35MHz input signal at the 80MHz sample rate.     

X 波段单级氮化镓固态放大器

利用自主研制的SiC 衬底的栅宽为2.5mm的AlGaN/GaN HEMT器件,设计完成了单级X波段氮化镓固态放大器模块．模块由AlGaN/GaN HEMT器件、偏置电路和微带匹配电路构成．采用金属腔体和测试夹具,保证在连续波下具有良好的接地和散热性能．利用双偏置电路馈电,并且采用独特的电容电阻网络和栅极串联电阻消除了低频和射频振荡．利用微带短截线完成了器件的输入输出匹配．在 8GHz频率及连续波情况下(直流偏置电压为 V_ds= 27V, V_gs= -4.0V),放大器线性增益为 5.6dB,最大效率为30.5％,输出功率最大可达 40.25dBm (10.5W),此时增益压缩为 2dB．在带宽为 500MHz内,输出功率变化为 1dB．     

应用于北斗接收机的低噪声放大器设计

该文采用电容交叉耦合技术,设计了基于SMIC0.18μm CMOS工艺的应用于北斗二号接收机全差分低噪声放大器,中心频率为1 561.098MHz。仿真结果表明：该低噪放的噪声系数为2.045dB,功率增益S21为19.684dB,输入反射系数S11和输出反射系数S22分别小于-13dB和-40dB,反向隔离S12小于-40dB,线性度IIP3大于-5.5dBm,在1.8V电压下的总功耗为16mW。     

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.     

一种无滤波器的高效立体声D类音频功率放大器

基于CSMC 0.5μm DPDM CMOS工艺设计了一种高效率的D类音频功率放大器,利用全差分型积分负反馈技术和全集成H桥式输出结构实现了该音频功放的无滤波器应用．仿真和测试结果均表明: 在电源电压5V,无外部滤波器,总谐波失真与噪声之和小于0.5％的条件下,该功放可向3Ω负载电阻提供大于3.5W×2的输出功率; 电源电压在3~6V范围内,最大转换效率可达90％以上; 电源电压为5V,输出功率小于3.0W时,每个通道的总谐波失真与噪声之和小于0.1％．