共查询到16条相似文献，搜索用时 62 毫秒
1.
2.
基于VHDL的哈夫曼编码器的IP核设计 总被引：2，自引：0，他引：2
哈夫曼编码是JPEG编码的一个重要组成部分，它广泛用于各种多媒体设备中。本文通过一个简单的哈夫曼编码器IP核的设计，研究和实现了基于FPGA的多媒体压缩技术。 相似文献
3.
文章给出了并行可重置Huffman编码器IP核的实现方案.该方案提供了码表配置功能,可在不同的应用场合配置不同的码表,适应不同的需要;同时通过改善Huffman编码器中关键的变长码流向定长码流转换时的控制逻辑,保证了编码的正确性.仿真结果显示设计满足功能,时序要求. 相似文献
4.
并行哈夫曼编码器的硬件设计与实现 总被引：1，自引：4，他引：1
文章设计了一种并行编码的哈夫曼硬件编码器，它采用了流水线和并行编码方法，使得在一个时钟周期内可以编码一个字节的数据，在编码时显著降低了工作频率。文章给出了关键部分的实现方案并分析了实验结果。 相似文献
5.
6.
文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。 相似文献
7.
通用存储器是数字系统中重要的模块，本文介绍了一种利用VHDL硬件描述语言实现可移植通用存储器IP核的思路与方法，实验研究表明，该方法具有可移植性强、扩展性及灵活性好的特点，有效地改善了数字系统设计的效率。 相似文献
8.
9.
10.
简单介绍了美国军用数据总线标准MIL-STD-1553B总线协议,给出了通过自顶向下和模块化设计方法,使用VHDL硬件描述语言设计其IP核过程.在充分研究和理解1553B总线协议和参考DDC公司用户手册的基础上设计完成了该总线通信系统中的主要部件BC和RT的设计(即总线控制器和远程终端),在实现这两大功能基础上对存储器管理和错误处理等进行了有效解决.最后通过时序仿真验证了该IP核设计的正确性. 相似文献
11.
介绍了基于静止图像压缩标准JPEG解码器IP核的设计与实现.设计采用适于硬件实现的IDCT算法结构,通过增加运算并行度和流水线技术相结合的方法以提高处理速度.根据Huffman码流特点,采用新的Huffman并行解码硬件实现结构,用简单的算术运算代替复杂的配对模式,解码速度快,硬件成本低.该IP核可方便地集成到诸如数码... 相似文献
12.
一种基于VHDL的HDB3码编码器的设计技术 总被引：1，自引：0，他引：1
数字基带信号的传输是数字通信系统的一个重要组成部分,HDB3（三阶高密度双极性码）编码是数字基带信号传输中常用的传输码型。HDB3编码无直流成分且连0串符号最多只有3个。该种码型通过正负极性交替消除传输信号中的直流成分,降低功耗。文中基于VHDL设计了HDB3编码器,实现了编码过程中的插V及插B模块;通过插入正反极性电平信号解决了串行码元中连0多于4个时的情形。在MAX＋PLUSⅡ工具中进行了仿真、调试,结果表明实现了HDB3编码功能,能实现基带信号在基带信道中直接传输与提取,同时能很好地提取定时信号。 相似文献
13.
设计了一种码长可变、纠错能力可调的 RS编码器。该 RS编码器可对常用的 RS短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出了程序仿真结果 ,并在 Xilinx的 FPGA上进行了硬件验证。 相似文献
14.
对传统PIC单片机体系架构进行了分析,对指令的执行时序进行了改进.根据新的指令时序用硬件描述语言设计了与PIC16C57完全兼容的软核,并在ALTERA CYCLONEⅡ系列的EP2C5Q208C8 FPGA芯片上实现.在相同的工作频率下,工作速度相对传统PIC单片机提高了4倍. 相似文献
15.
设计了一款带有通用AHB总线从机接口的DES IP核,能在500MHz频率的总线下很好地工作,DES模式下加、解密转换速率可达到1.6Gb/s,3DES模式下加、解密转换速率可达到615Mb/s.用VCS软件仿真并用DC软件综合后结果均符合设计要求. 相似文献