新思科技SYNOPSYS推出新一代实体设计解决方案-GALAXYTM IC COMPILER

尖端用户肯定它可以创造出前所未有的效能和生产力 全球半导体设计软件领导厂商新思科技Synopsys,Inc.今天推出新一代实体设计解决方案Galaxy?IC Compiler.包括Agere Systems、ARM等早期使用的客户都认可此产品.IC Compiler整合以往各自的独立作业,进一步提升新一代的实体设计解决方案.这是第一款将实体合成、时脉树合成、绕线、良率最佳化与验收相关性整合的实体设计解决方案,实现优异的设计效能并大幅改善生产力.IC Compiler作为Synopsys Galaxy Design Platform的核心,成为从RTL到芯片制程互相密合的解决方案.     

新一代物理设计工具贯穿物理综合和布线

Synopsys推出新一代物理实现工具Galaxy IC Compiler，它将物理综合、时钟树合成、布线、成品率最佳化与验收(sign-off)相关性等功能整合在一起。该工具将代替Synopsys的物理综合工具Physical Compiler和Astro布线器。作为Synopsys Galaxy设计平台的核心，与该平台中的RTL综合工具Design Compiler一起，构成从RTL到GDSII流程的全面解决方案。     

新思科技推出新一代实体设计解决方案

Synopsys公司近日推出新一代实体设计解决方案Galaxy^TMIC Compiler包括。Agere Systems、ARM等早期使用的客户都认可此产品。ICCompiler整合以往各自的独立作业，进一步提升新一代的实体设计解决方案，这是第一款将实体合成、时脉树台成、绕线、良率最佳化与验收相关性整合的实体设计解决方案．实现优异的设计效能并大幅改善生产力。     

SYNOPSYS推出用于先进IC设计的GALAXY平台

Synopsys公司市场发展战略副总裁Rich Goldman先生专程来京，正式公布该公司用于先进IC设计的Galaxy设计平台。该平台具备良好的开放性，并整合了包含顶级工具的设计实现平台，能够有效缩短设计时间，降低集成成本，以及减少在设计复杂IC时所担负的风险。Synopsys同时宣布，向第三方开放经生产验证的Milkyway 设计数据库，该数据库也是Galaxy设计平台的关键组成部分。Galaxy设计平台整合了Synopsys公司的许多IC应用工具和IP库，其中包括Design Compiler、DFT Compiler、Power Compiler、 DesignWare、Floorplan Compiler、Physi…     

Synopsys公司推出用于先进集成电路设计的Galaxy平台开放经行业验证的设计数据库Milkyway

IC设计软件厂商Synopsys公司近日正式公布了Galaxy设计平台,用于先进集成电路的设计。该平台具备良好的开放性,并整合了包含顶级工具的设计实现平台。在Synopsys公司现有的设计产品如Design Compiler,Astro以及PrimeTime的基础上,Galaxy设计平台能有效缩短设计时间,降低集成成本以及减少在设计复杂IC时所担负的风险。另外,Synopsys公司还宣布,已经向第三方开放了经生产验证的Mil-kyway设计数据库,该数据库也是Galaxy设计平台的关键组成部分。     

瑞萨科技选用Synopsys IC Compiler作为SoC设计流程解决方案

电子设计自动化(EDA)软件工具厂商Synopsys日前宣布,瑞萨科技公司已采用Synopsys IC Compiler下一代布局布线解决方案用于产品IC的设计流程。随着瑞萨设计项目的日益复杂化,他们需要满足各种不同功能模式下的时序安排。在全面评估了所有备选方案之后,瑞萨最终选择了Synopsys IC     

威捷半导体采用Synopsys IC Compiler进行90纳米设计

全球电子设计自动化软件工具(EDA)领导厂商Synopsys(Nasdaq:SNPS)近日宣布,美国威捷半导体公司(Silicon Optix)采用Synopsys IC Compiler下一代布局布线解决方案,设计其高性能视频处理器。长期以来,威捷半导体一直是Synopsys布局布线技术的用户。为了转向90纳米工艺,威捷半导体     

Synopsys与华虹NEC共推参考流程

日前全球集成电路(IC)设计软件领导厂商Synopsys公司与中国最先进的集成电路制造企业之一——上海华虹NEC电子有限公司正式宣布,双方针对华虹NEC 0.25μm芯片生产线,为共同的用户一起开发并推出了新一代的参考设计流程。 这一经验证的流程基于Synopsys Galaxy设计平台和华虹     

SYNOPSYS加强GALAXY设计平台功能

Synopsys公司日前推出全新的Galaxy~(TM) SI,用于解决串扰延迟、噪声干扰,IR(电压)下降以及电迁移等问题,这是一项内置在Galaxy设计平台中的完备的信号完整性解决方案。Galaxy SI能够为设计工程师提供全面的抑制、分析和认可等功能,并且能够加快130纳米及以下设计中信号完整性收敛的速度。 Synopsys的Galaxy SI解决方案能够提供一个整合的平台,为设计流程中从生产到最后认证的所有环节提供完备的SI支持。Galaxy SI     

Verification Compiler：验证编译器

Synopsys推出Verification Compiler验证编译器解决方案。Verification Compiler是一种将新一代验证技术集成到一起的完整产品组合,其中包括先进调试、静态和形式验证、仿真、验证IP以及覆盖率收敛。     

Synopsys推出基于Milkyway数据库的新一代IC Galaxy设计平台

随着设计过程越来越复杂,用户要求拥有包含众多顶级工具的单一整合平台,同时要求这种设计平台具备良好开放性,以整合其他工具产品。Synopsys公司最近在北京推出了用于设计先进IC的Galaxy设计平台,以及该平台的关键组成部分——Milkyway设计数据库,从而为广大用户提供了一种实现更完整、更高集成度的灵活高效设计流程解决方案。对90nm甚至更小特征尺寸的IC的研发,任何单点工具不再能独立解决先进的IC设计问题,如时序、信号完整性、多电压、功     

新思使创意电子的ARM处理器频率达到1GHz

近日,新思科技与创意电子宣布,创意电子采用新思科技Galaxy．实作平台（Implementation Platform）中的关键工具IC Compiler,让ARM．Cortex—A9 MPCore双核心处理器达到超过1GHz频率效能。新思科技的高效能Galaxy设计实作解决方案,能以最低功耗达到超过1 GHz频率的效能,同时降低设计时程的风险。     

物理层指引大幅提高综合和布局及布线效率

为了满足日益复杂的设计中极具挑战性的进度要求,工程师们需要一种RTL综合解决方案,使他们尽量减少重复工作并加速物理实现进程.为了应对这些挑战,新思科技(Synopsys)宣布在其Galaxy设计实现平台中推出了创新RTL综合工具Design Compiler 2010,将综合和物理层流程实现两倍增速.     

Synopsys为工程更改指令引入第一个综合工具

Synopsys公司推出的一种独特的工具ECO Compiler,能将工程更改指令自动综合进已经完全综合并进行了布局布线的设计中。从而在IC设计周期的末端可能节省几个星期的重复工作。 Synopsys ECO Compiler与实际上已是业界标准的综合产品Synopsys DesignCompiler共用,以改善结果的质量和设计效率。这样,新工具大大增加了ASIC开发中的自动化程     

多线程布线工具Zroute使布线速度提高十倍以上

新思科技（Synopsys）推出的新型多线程布线工具Zroute可完整集成于IC Compiler,充分发挥最新多核微处理器架构的优势,并解决IC设计领域DFM（可造性设计）挑战。     

SYNOPSYS推出全面的信号完整性解决方案——Galaxy SI

全球领先的集成电路（IC）设计软件领导厂商Synopsys（新思科技）公司近日正式推出全新的Galaxy SI，用于解决串扰延迟、噪声干扰、IR（电压）下降以及电迁移等问题，提供完备的信号完整性解决方案。Galaxy SI还能够为设计工程师提供全面的抑制、分析和认可等功能，并且能够加快130纳米及以下设计中信号完整性收敛的速度。     

多线程布线工具Zroute使布线速度提高十倍以上

新思科技（Synopsys）推出的新型多线程布线工具Zroute可完整集成于IC Compiler，充分发挥最新多核微处理器架构的优势，并解决IC设计领域DFM（可造性设计）挑战。     

Synopsys推出新的FPGA综合方案

Synopsys公司日前正式发布了Design Compiler FPGA(DCFPGA)，这是一套新的FPGA综合产品，主要面向使用高端FPGA进行ASIC原型设计的设计师。DCFPGA基于Synopsys的Design Compiler技术构建，并与新的Adaptive Optimization(适应性优化)技术相结合，通过一套公用的ASIC和FPGA流程，为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、最佳电路时序效果和最快捷的途径。     

深亚微米SOC电源网络设计与优化

针对传统电源网络设计对芯片会产生大量冗余的情况,提出一种采取模块限定布局确定优化范围,应用电源网络线宽优化释放绕线空间的非均匀阶梯型电源网络。与传统相比,此方法不但可以有效减小芯片面积与信号线总长度,而且对芯片功耗也具有优化作用。基于SMIC 0.18μm Eflash 1P4M工艺,采用Synopsys IC Compiler完成设计。芯片经流片验证,优化后版图面积减小8.69%,功耗降低4.04%。这种适用性广泛优化设计方法对电源网络设计具有一定参考价值。     

中芯国际和新思科技携手推出Reference Flow4．0

新思科技公司与中国内地芯片代工企业中芯国际集成电路制造有限公司将携手推出全新的65nm RTL-to-GDSII参考设计流程4.0（Reference Flow 4.0）。作为新思科技专业化服务部与中芯国际共同开发的成果,该参考流程中增加了Synopsys Eclypse低功耗解决方案及IC Compiler Zroute布线技术,为设计人员解决更精细工艺节点中遇到的低功耗和可制造性设计等问题提供更多的可用资源。