视频采集系统SDRAM控制器的FPGA实现

介绍基于FPGA的SDRAM控制器的设计及其在视频采集系统中的应用。视频数据流通过该控制器接收，然后存入片外SDRAM中。针对视频数据流特点和SDRAM特性对该控制器进行了优化，实现了任意长度的突发读写而不需要修改模式寄存器，加快了SDRAM读写的速度。     

基于SDRAM的视频处理器设计与实现

在认真研究了SDRAM内部的独立存储体（Bank）作用的基础上，提出了一种基于SDRAM的视频处理器的设计方案；该方案是通过Bank乒乓操作和场乒乓操作来实现的；利用该设计方案能够实现视频图像的旋转、截取、平移等实时视频操作和处理。     

高分辨率视频图像处理中SDRAM控制器的设计

本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。通过设置SDRAM的工作状态,使其工作在猝发模式。在视频时序信号控制下,用多行连续的SDRAM存储空间,存取视频数据。并在数据接口部分增加FIFO,缓存一行视频,在像素时钟控制下,实现视频数据实时的存储和读取。通过改变相关参数,能对所有VESA分辨率视频流进行操作。具有通用性强、系统复杂度低、可靠性高、可扩展等特点。在某型号的机载大屏显示器系统中,用该SDRAM控制器实现了图像的翻转等功能,也验证了该控制器的实用性。     

多总线地面测试设备中双SDRAM控制器的设计

针对某型导弹多总线地面测试设备传输数据量大、传输速度高的要求,设计了一种基于乒乓操作的SDRAM控制器作为测试设备数据缓存器.详细介绍了以FPGA为主控器的设计方案,包括SDRAM内部接口设计、数据传输过程以及乒乓操作的实现方法.通过图像发生装置将图像数据发送给测试总线,对控制器功能进行验证,数据读写速率稳定达到125...     

用于HDTV视频解码器的高性能SDRAM控制器

该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线＋DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径,配合SDRAM本身流水处理指令的特性,能够无延时地处理各个端口上的存储器访问请求,从而降低了对片上缓存的需求。仿真综合结果表明,该文设计的SDRAM控制器满足HDTV解码的性能要求,且与总线＋DMA结构相比,片上缓存容量减少了约70%。     

视频实时采集系统的FPGA设计

设计了一种基于FPGA的视频实时采集系统，视频数据通过视频解码器、双口RAM、内存控制器，然后存入片外SDRAM中。根据视频处理算法的要求和SDRAM的特点，对视频数据的存储格式及读写时序进行了优化，提高了系统的数据传输速率，能够满足后续视频处理系统的需要。     

实时视频处理系统中乒乓缓存控制器的设计

实时视频数据处理系统中的乒乓缓存结构是协调数据传输和处理速度的必要环节，其核心就是乒乓缓存控制器。文中比较了FIFO、双口RAM、乒乓缓存结构三种数据缓冲电路的优缺点，讨论了乒乓缓冲控制器的结构和原理．给出了应用FPGA进行设计的逻辑仿真方法。     

基于FPGA的SDRAM控制器设计

SDRAM是一种大容量、高速度的动态存储器，在电子设计领域应用很广泛。本文介绍了在雷达光栅显示系统中，应用SDRAM作为视频存储器时，采用FPGA实现控制电路的过程．     

引信体目标视频回波模拟器SDRAM控制器的FPGA设计

针对引信体目标视频回波模拟器中高速大数据量传输、下载和存储的需要,提出了用现场可编程门阵列(FPGA)设计SDRAM控制器的方案和方法.该控制器与常规SDRAM控制器不同,它以长度120个字为一组进行突发(Burst)的读写,内部操作也不同于整页的读、写操作机制,而是采用了内部计数器到固定周期数给出截断(Terminate)和预充电(Precharge)命令的一种操作方式.经验证,该控制器在片工作频率可达100MHz,满足了引信体目标视频回波模拟系统对引信与目标的相对运动参数预先产生回波数据的高速大数据量下载的要求.     

SDRAM控制器简易化设计

SDRAM存储芯片拥有快速读写的性能,可以应用以回波模拟系统作为数据高速缓存器。SDRAM芯片是由SDRAM控制器控制的,SDRAM控制器有严格的控制时序和工作状态,可以使用有限状态机理论和VerilogHDL语言对FPGA进行模块化开发设计。笔者基于FPGA给出了一种SDRAM控制器简易化设计方法,实验结果表明该方法简化了SDRAM控制器的设计。     

一种用于高速数据采集的SDRAM控制器

同步动态随机存储器(SDRAM)在数据存储领域得到广泛的应用。针对一项基于PCI总线的高速数据采集系统提出了一种基于FPGA的SDRAM控制器的实现方法,FPGA中采用模块化设计方法。详细介绍了SDRAM控制器的组成结构和各模块功能,重点解决了SDRAM的刷新控制和空满检测问题,并对其进行了仿真验证,给出了全页读写模式下SDRAM的仿真时序图。仿真结果表明,SDRAM控制器实现了对SDRAM的读写操作,满足器件时序要求,完成了高速数据的大容量存储。     

红外视频实时网络采集系统的设计与实现

针对红外搜索跟踪系统中图像传输的特殊要求,提出了一种基于FPGA的网络视频采集系统的设计方案与实现过程.系统以FPGA作为核心处理器与STM32等外围控制芯片协同工作,实现红外搜索跟踪系统中的红外图像的实时采集.相对于现有的视频采集系统,该系统具有稳定性高、传输距离远,数据量大、传输延时小等特点.     

视频解码器验证板的DDR SDRAM控制器的实现

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.     

DDR SDRAM控制器的设计与实现

在分析DDR SDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案.该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证.在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性.     

基于FPGA的SDRAM控制器设计

介绍了SDRAM的结构和控制时序特点，以及基于FPGA的SDRAM控制嚣设计的关键技术，并引入仲裁机制，从而实现了快速高效地控制SDRAM。     

SDRAM通用控制器的FPGA模块化设计

介绍了一种SDRAM通用控制器的FPGA模块化解决方案.     

一种简易SDRAM控制器的设计方法

针对SDRAM操作繁琐的问题,在对SDRAM存储器和全页突发式操作进行研究的基础上,提出一种简易SDRAM控制器的设计方法。该设计方法充分利用全页式高效率存取的优点,对SDRAM进行配置、全页突发式读写时,操作方便。在实现SDRAM的快速批量存储方面,具有良好的应用价值。     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。