首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 203 毫秒
1.
提出一种基于单片机SN8P2201和EM4095的USB接口ID读卡器的设计方案。该设计方案结合单片机硬件和曼彻斯特码编码特点,利用计算曼彻斯特码的下降沿间隔的载波数的方法进行解码。提高解码速度和准确度。USB模拟键盘输出,无需上位机。读卡器的读卡的距离达5cm,该设计方案特别适用于网吧管理、考勤机等,运行稳定,应用前景广阔。  相似文献   

2.
提出一种基于单片机SN8P2201和EM4095的USB接口ID读卡器的设计方案.该设计方案结合单片机硬件和曼彻斯特码编码特点,利用计算曼彻斯特码的下降沿间隔的栽渡数的方法进行解码,提高解码速度和准确度.USB模拟键盘输出,无需上位机.读卡器的读卡的距离达5 cm,该设计方案特别适用于网吧管理、考勤机等,运行稳定,应用前景广阔.  相似文献   

3.
提出了一种以遇险搜救406 MHz信标机为应用背景,针对其频率源部分,设计输出频率为6 MHz的频率源。该设计通过单片机技术完成定位数据的接收以及曼彻斯特编码;利用DDS实现载波的BPSK调制与频率合成。研究的重点在于GPS芯片与单片机,单片机与AD9852的硬件接口电路,编码解码的工作流程以及椭圆滤波器设计的关键技术,并提出了一种数字化搜救信标机的实现方法。  相似文献   

4.
本文介绍了一种采用STC12C2052单片机和分离元件构成的ID读卡器设计方案.重点描述了分离元件构成射频硬件电路设计,同时利用计算曼彻斯特码下降沿间隔的载波数的方法进行解码,并且通过设置可在不同的波特率下通过串口向PC输出卡号.  相似文献   

5.
TURBO码中的交织器设计及其改进   总被引:5,自引:0,他引:5  
徐韦峰  秦东  刘石  周汀 《微电子学》2000,30(2):92-96
Turbo码是近年来提出的一种信道编码.该系统在编码时采用并行的反馈系统卷积码(RSC).在编码的同时,对原始信息和经过交织(interleave)乱序的信息进行编码.Turbo码的解码一般采用软输入软输出解码器(SISO).其解码算法主要有SOVA、MAP以及改进的LOGMAN算法.Turbo码的编解码中,交织器的性能是一个关键问题.文章对交织器的设计和各种交织器的性能进行了探讨,并提出了一种易于硬件实现的交织器设计方法.  相似文献   

6.
用87LPC764实现遥控信号的解码   总被引:1,自引:0,他引:1  
本文针对家电遥控系统中使用专用解码芯片解码的方法消耗系统资源多、占用空间大、成本高等问题,提出了一种用单片机对遥控编码芯片PT2262的信号进行解码的方法,并介绍了其硬件结构和软件实现的流程。  相似文献   

7.
近距离无线加密传输韦根信号的实现   总被引:1,自引:0,他引:1  
介绍了韦根协议和W26(wiegand26)韦根码的特征,设计了无线加密传输W26韦根码的实现方案.方案的硬件电路包括无线数据收发模块、专用编码/解码集成电路和单片机加密/解码控制电路三部分.分析了数据的加密/解密算法和单片机程序流程图.  相似文献   

8.
雷震  魏丰 《现代电子技术》2004,27(5):75-76,79
概述一种基于PCI总线的GPS同步时钟卡。讨论了IRIG—B格式时间码在GPS同步时钟卡上的应用。详细介绍了用大规模可编程逻辑芯片及单片机系统进行IRIG—B(DC)码编码、解码的设计方法。  相似文献   

9.
卓广军 《导航》2009,45(4):48-50
在DME系统中,地面台的识别码是一种莫尔斯码编码。本文在分析该莫尔斯码的解码原理和比较两种解码方案的基础上,给出硬件延迟方法的解码方案,实现了莫尔斯码的准确解码。  相似文献   

10.
曼彻斯特编码及其在光纤数据通信中的应用   总被引:1,自引:0,他引:1  
杨松 《半导体光电》1990,11(2):104-107
介绍曼彻斯特码的特性,给出编码和解码电路,讨论曼彻斯特码在光通信中应用的优点及局限性。  相似文献   

11.
MH及MR码的新型解码方法的设计及实现   总被引:1,自引:0,他引:1  
改进的霍夫曼码(MHC)及改进的相对地址码(MREAD Code)是三类传具机信源编码的标准。讨论一种新的解码方案,即将码表重新分类组合,不需传统解码方法的译码树而在计算机上实现快速解码,并显示在计算机上。  相似文献   

12.
前向纠错(FEC)在通信系统中有着广泛的应用.在吉比特无源光网络(GPON)系统中,上行带宽是以动态方式进行分配的,光线路终端(OLT)接收侧要求能够支持RS(255,239)及其缩短码的解码.文章采用一种"变换时钟域+RS全码解码"的方法,通过基于双端口随机存储器(DPRAM)的时钟域变换后,再进行RS全码解码.采用这种方式能够以较低的硬件复杂度完成FEC解码.  相似文献   

13.
提出了类曼彻斯特编解码方案,它成功消除了曼彻斯特码实现时数据传送速率的限制,而且电路简单,性能稳定。作为独立的电路模块,它不但可以实现曼彻斯特编解码的功能,而且当信号速率小于占空比调整后的时钟速率两倍时,也可以准确无误的实现编码和解码,从而大大地扩展了它的使用范围,如单片机串口通信和直接变频接收机中等,可以任意改变通信的速率而不对电路做任何调整。  相似文献   

14.
该文针对中继节点依概率辅助译码转发的通信场景,提出一种中继辅助的安全极化编码方法,保证私密信息可靠传输的同时,达到提高安全传输速率的目的。首先,发送端分别进行两层极化编码——中继概率转发行为构成的虚拟二进制删除信道下的极化编码和实际传输信道下的极化编码,并将私密信息分别隐藏在两层码字中,分时隙广播出去。然后,中继依概率译码后提取出合法用户无法直接接收的固定信息再次进行安全极化编码并转发。最后,接收端利用收到的中继转发码字和发端码字依次分层进行译码。理论和仿真分析证明,所提方法下合法用户能够可靠接收私密信息,而窃听者无法获取任何私密信息信息量;安全传输速率随着码长和中继转发概率的增加而增大,且高于一般的安全极化编码方法。  相似文献   

15.
基于FPGA的曼彻斯特编解码器设计   总被引:1,自引:0,他引:1  
汤晓曦  尹蕾  许晏  陈泉根 《电子设计工程》2011,19(23):171-173,177
自上世纪80年代以来,MIL-STD-1553B总线标准已广泛应用于海陆空三军,但是其核心编解码芯片多为国外生产,为实现自主研发,设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言(Verilog)设计电路,ISE完成综合和布局布线的工作,并用modelSim进行仿真验证。在深入分析曼彻斯特码型特点的基础上,对编解码器的工作过程和逻辑结构进行详细介绍。  相似文献   

16.
为了提高数据的精度,便于收发端进行数据加工和处理、适应数字技术和大规模集成技术的飞速发展,研究了脉冲编码调制方式PCM(Pulse Code Modulation)。主要对噪声数据压缩器实时下传的PCM码进行解码,通过上位机读出数据进行测试,完成对系统进行功能验证。重点在硬件的功能实现上对其进行阐述,通过试验准确地接收到数据,实现PCM码流解码,从而证明本设计方案切实可行。  相似文献   

17.
基于FPGA的光纤通信系统的设计与实现   总被引:1,自引:0,他引:1  
光纤通信是现今数据通信系统的主要通信方式,其性能的好坏直接影响数据通信系统的质量。本文采用Ver-ilog语言实现FPGA光纤通信系统的功能。光纤通信系统又包含位同步时钟提取模块、8B/10B编解码器模块和NRZI编解器模块;这些模块都利用了DA(Design Analyzer)、Quartus II以及Modelsim等EDA工具来完成综合与仿真,从仿真的结果可以看出该设计方法很好地满足了系统的要求。  相似文献   

18.
A versatile time-domain Reed-Solomon decoder   总被引:2,自引:0,他引:2  
A versatile Reed-Solomon (RS) decoder structure based on the time-domain decoding algorithm (transform decoding without transforms) is developed. The algorithm is restructured, and a method is given to decode any RS code generated by any generator polynomial. The main advantage of the decoder structure is its versatility, that is, it can be programmed to decode any Reed-Solomon code defined in Galois field (GF) 2m with a fixed symbol size m. This decoder can correct errors and erasures for any RS code, including shortened and singly extended codes. It is shown that the decoder has a very simple structure and can be used to design high-speed single-chip VLSI decoders. As an example, a gate-array-based programmable RS decoder is implemented on a single chip. This decoder chip can decode any RS code defined in GF (25) with any code word length and any number of information symbols. The decoder chip is fabricated using low-power 1.5-μ, two-layer-metal, HCMOS technology  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号