基于FPGA器件的高速以太网入侵检测系统设计与实现

本文设计并实现了一种基于FPGA芯片的G比特以太网入侵检测系统。该系统将以太网数据帧头部和数据帧负荷相分离。首先利用Xilinx公司的XC2V1000型FPGA芯片实现数据帧头部的匹配；然后利用操作系统核心态模块实现数据帧负荷的匹配。从而将操作系统计算量降至最低．极大地提高了入侵检测系统整体性能实验数据证明．该系统可有效实现对高速以太网中多种攻击的检测与响应。     

基于事件驱动的入侵检测系统设计与实现

提出了一种新的入侵检测系统的设计,并给出实现概要,DEN系统实现了基于事件驱动的IDS系统。DEN在数据链路层被动动监听系统的网络连接,对各种异常生成相应的事件,并实时驱动DEN的事件引擎来处理,系统有一套自己的语言DEN Script,用于实现基于用户定制的事件处理代码,DEN系统的特点是适应高速的网络传输;实时提醒和良好的可扩展性。     

基于WEB资源监视的入侵检测系统设计与实现

入侵检测是网络安全的一个新方向,该文在研究了Web服务器安全问题和对攻击WWW服务器的手段分析的基础上,提出了基于Web资源监视和网络监视相结合的网络入侵检测系统的模型,并对实现的原型系统进行了详细的论述。     

基于网络的入侵检测系统设计与实现

网络入侵检测系统是一种通过实时监测网络以发现入侵攻击行为的安全技术。随着入侵检测技术的发展进步,目前已经出现了各种各样的网络入侵检测系统。文章在综合分析各种入侵检测技术的基础上,构建了一个基于Snort的网络入侵检测系统,能快速发现入侵行为,实时报警,提高网络防御体系的完整性。该系统采用基于规则的网络信息搜索机制,对数据包进行内容的模式匹配,从中发现入侵和探测行为。     

基于Agent技术的入侵检测系统设计与实现

在网络环境下入侵行为开始之前需要获取目标的必要信息,为入侵活动做准备,这就是网络中的早期异常活动。介绍的入侵检测系统是基于Agent技术,具有层次化．模块化的结构,在网络中易于部署,不仅可以检测基于知识的入侵,还可以检测基于行为的入侵,能够对早期的异常活动进行有效的报警和记录。     

基于NDIS技术的入侵检测系统设计与实现

随着Internet的进一步发和普及,网络安全问题日益严重,用户对网络安全的需要在不断的增加.本文在简单的介绍了入侵检测系统的概念之后,提出了一种基于主机数据收集的入侵检测系统方案,并重点讨论了其中数据采集子系统的实现细节.     

基于Bro的网络入侵检测系统设计及实现策略分析

随着网络技术的迅猛发展,网络应用迅速普及开来,网络安全问题也日益突出.为了应对日趋严峻的网络安全现状,在遵循公共入侵检测框架和入侵检测消息交换格式标准的基础上,通过对比不同的网络入侵检测系统基础架构的性能和复杂度,设计了一个基于一种新一代网络入侵检测系统基础架构--Bro的实时高速网络入侵检测系统,详细阐述了系统的设计方案,深入分析了系统各组件的功能,并对具体的实现策略进行了细致的剖析.     

千兆线速入侵检测系统的设计与实现

随着千兆网络开始在国内大规模普及,对千兆线速入侵检测系统等高性能网络安全产品的需求日益迫切.本文基于IXP2400、pp1200、TCAM芯片和CPCI 2.16技术开发了千兆线速入侵检测系统硬件平台,并基于该平台设计并实现了一个千兆线速级入侵检测系统.该入侵检测系统较之用网络处理器(NP)和专用集成电路(ASIC)技术实现的千兆入侵检测系统具有结构开放、灵活,综合计算能力强,可靠性高等优势.     

基于数据挖掘技术的入侵检测系统设计与实现

提出了一种基于数据挖掘技术建立入侵检测系统的方法，讨论了该系统实现中的关键技术及其解决方法，包括：数据挖掘算法技术、特征选择技术、入侵检测模型构造技术及数据预处理技术等，从一个针对网络的TCPDump数据进行的基础数据挖掘的入侵检测实验中评估了用这种方法的有效性并总结了今后的研究方向。     

分布式入侵检测系统研究与实现

该文提出了综合多种入侵检测与防范技术的分布式网络入侵检测系统平台(DistributedIntrusionDetectionSystemsPlatform,DIDSP)的总体框架,并对基于网络和基于主机的入侵检测系统的实现方法进行了详细讨论。系统采用插件机制,可以很容易地集成新的入侵检测技术,具有良好的可扩展性。     

基于FPGA的千兆以太网终端显示系统的设计

VGA（视频图像阵列）作为一种标准的显示接口得到广泛应用;千兆以太网具有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点;FPGA拥有丰富的逻辑和光脚资源,常用于高速数据处理和通信的嵌入式系统。文中结合以上三点,介绍了基于FPGA的千兆以太网终端显示系统的设计。通过对该系统方案进行分析,将设计分为3个模块：数据包接收及解析模块、双口RAM缓存模块和VGA控制器模块。文中详细介绍了这3个模块的设计方法,并在此技术上实现了3个模块协同工作完成整个系统的功能,并给出了系统仿真结果和显示效果。     

基于FPGA和UDP/IP协议的千兆网络图传系统

随着图像领域硬件设备的升级换代,越来越多的设备已经使用百万像素级别的图像,而传输图像的设备也成为最为基础和重要的一环.针对这类问题,本文采用简单易行的UDP/IP协议和编程灵活、实时性好的FPGA作为硬件平台.在UDP/IP中的添加图像数据报文协议,采用硬件实现该协议和图像实时显示.实验结果表明,本系统能够实现速度为865.19 Mbit/s的图像传输和实时显示,同时满足便于移植、高速传输和高度集成这三点要求.     

广东省气象局骨干网万兆升级设计与实施方案

随着气象事业业务的快速发展．原有的千兆网络系统的各种问题逐渐暴露．为适应广东省气象局发展需求,必须对现有的网络进行万兆升级改造。该文主要介绍广东省气象局骨干网万兆升级的设计思路与实施方案。     

基于FPGA的嵌入式串行千兆以太网设计

本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。     

基于Linux和FPGA的嵌入式千兆网数据传输实现

把现场采集的海量数据可靠地传到远程的服务器上是论文的任务。在Xilinx FPGA上用PowerPC硬核、内存控制器和千兆网IP核构建SOPC系统。在PowerPC405上移植嵌入式Linux操作系统,实现了嵌入式千兆网数据传输。通过编程测试得出网络传输性能和数据包大小的关系。此外,设计了用户自定义接口逻辑IP核,以便能和采集模块高速通信并缓存。该系统的优点是体积小、数据带宽高、可靠,结果表明符合项目的要求。     

基于FPGA的50GMII设计与实现

为提高通信网络设备中以太网接口的带宽能力，需要提升以太网媒体独立接口（Media Independent Interface,MII）的数据转换效率。利用FPGA可实现硬件加速的优点，通过拓展接口数据位宽和提高时钟频率的方法，采用多模块并行计算处理模式，设计实现具有50 Gbit/s的MII模块（50GMII）。相较已有的10 Gbit/s以太网MII规范，所设计的接口数据位宽发生改变，在提高整体模块数据转换效率的同时，可以保证时钟频率不至于大幅提高，有利于设计模块的稳定性，高位宽数据的组帧转换处理成为本设计的重点。实践表明，该方法能够正确实现以太网用户侧和线路侧的数据格式转换，并达到50 Gbit/s数据吞吐速率，具有较强的实用性。     

FPGA与88E1111的千兆以太网接口设计

为实现设备间数据的以太网传输,对TCP/IP协议进行深入了研究,设计了基于FPGA和PHY物理层芯片88E1111的千兆以太网数据传输系统.系统采用硬件描述语言实现以太网传输协议,并利用Xilinx提供的M AC以太网控制器IP核完成帧校验和封装,物理层实现采用88E1111芯片.结合系统设计需求对TCP/IP以太网数据协议进行裁剪,仅保留UDP协议、IP协议和ARP地址解析协议.经测试,千兆以太网能够稳定、高效地实现数据传输.     

基于FPGA的8051IP核的设计与实现

裁减并完善了与MCS-51系列微处理器指令集完全兼容的8051IP核,减少了设计面积,提高了处理速度.按照自顶而下的设计原则,分别设计了算术逻辑单元、中心控制器、定时/计数器、串行口、RAM和ROM单元.设计采用VHDL语言进行描述并且用ModelsimSE6.0进行功能和时序验证.将8051IP核下载到Xilinx公司的FPGA(XC3SSOOE-4FG320C)上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到预期的效果.本设计作为可移植的IP核,可以组成片上系统,用于嵌入式系统领域.     

基于FPGA的视觉处理系统设计与实现

从计算机视觉系统的基本体系结构出发,指出了计算机视觉系统要实现的主要功能,从理论上探讨了计算机视觉系统在硬件实现层次上存在的问题.进一步以立体视觉的应用要求为例提出了以现场可编程门阵列(FPGA)为核心芯片的视觉处理系统.因为FPGA具有极强的可重构性,可承担部分原来由上位机软件完成的运算,增强了视觉处理的实时性.其应用于计算机三维立体视觉系统中,作为前端的图像采集器和视觉协处理器取得了良好的效果.     

基于IB-IWT实时图像压缩的FPGA设计与实现

针对内插双正交整数小波变换（IB-IWT）的实时图像压缩特点,提出了一种FPGA设计方案．首先通过分析IB-IWT算法的特点,给出了适合硬件实现的实时图像压缩方案．然后选取高端FPGA作为硬件处理平台,对图像压缩的小波变换、小波系数编码及其小波变换的边界处理和有限字长效应等关键技术进行了研究,提出了适合于FPGA的53小波变换的快速实现方法及其小波系数的编码方法．最后,利用FPGA对图像进行了压缩．该设计方案整合标志位图思想和并行SPIHT算法结构的优势,充分利用了FPGA内部的丰富资源．实验结果表明,该方案以其低计算复杂度、低内存需求量和高实时处理速度等特点成为实时压缩算法硬件实现的优选方案．