3.1～10.6 GHz CMOS超宽带低噪声放大器设计

本文给出了一个低电压、低功耗增益连续可调CMOS超宽带低噪声放大器(Ultra-wideband Low Noise Amplifier,UWB LNA)设计。在0.85V工作电压下放大器的直流功耗约为10mW。在3.1～10.6GHz的超宽带频段内,增益S21为14±0.4dB,且随控制电压VC连续可调。输入、输出阻抗匹配S11、S22均低于-10dB,噪声系数(NF)最小值为3.3dB。设计采用TSMC 0.18μm RF CMOS工艺完成。     

0.18-um CMOS 3.1-10．6GHz超宽带低噪声放大器设计

介绍了一种基于0．18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带范围内对它仿真获得如下结果：最高增益12dB；增益波动小于2dB；输入端口反射系数S11小于-10dB；输出端口反射系数S22小于-15dB；噪声系数NF小于4．6dB。采用1．5V电源供电，功耗为10．5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较，本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。     

基于O.18μm工艺CMOS超宽带低噪声放大器设计

超宽带技术是一种无载波通信技术,利用纳秒至微微秒级的非正弦波窄脉冲传输数据,相对于窄带技术,使用超宽带技术进行无线传输具有很多优势.文章介绍了一种基于0.18 μmCMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器.结合计算机辅助设计,可以看出经过优化后其S11和S22在3.1GHz～10.6GHz范围内都小于-10dB,而正向增益S21根据-3dB带宽计算可得其符合要求的频率范围达到2.4GHz～10.4GHz,噪声系数NF在2.8GHz左右达到最低值1dB,平均在2.5dB,可以认为是比较低的.整体而言电路符合UWB技术所运用范围.     

基于O.18μm工艺CMOS超宽带低噪声放大器设计

超宽带技术是一种无载波通信技术,利用纳秒至微微秒级的非正弦波窄脉冲传输数据,相对于窄带技术,使用超宽带技术进行无线传输具有很多优势.文章介绍了一种基于0.18 μmCMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器.结合计算机辅助设计,可以看出经过优化后其S11和S22在3.1GHz～10.6GHz范围内都小...     

基于0.18μm CMOS工艺的3.1~10.6GHz超宽带LNA设计

本文基于特许0.18μm CMOS工艺,提出了一种新型的低复杂3.1~10.6GHz超宽带LNA电路,它由两级简单的放大器通过级间电感连接构成。第一级放大器使用电阻电流复用结构和双电感退化技术来达到宽带输入匹配和低噪声性能,第二级放大器使用带电感峰值技术的共源级放大器来同时达到高平坦增益和好的宽带性能。测试结果表明,在3.1~10.6GHz频段内,提出的超宽带LNA的最大功率增益为15.6dB,S12为-45dB,输入输出隔离度小于-10dB,噪声系数NF为2.8~4.7dB,在6GHz时的输入三阶交调点IIP3为-7.1dBm。芯片在1.5V电源电压下,消耗的功率为14.1mW,芯片总面积为0.8mm0.9mm。     

0.13 μm CMOS超宽带低噪声放大器的设计

本文应用Cadence Virtuoso软件平台设计了一个电阻并联交流反馈式共源共栅超宽带低噪声放大器,并采用中芯国际0.13μm CMOS工艺实现了样片。测试结果给出,在供电电压为1.5V,功耗为22.5mW的情况下,芯片最大增益为13.6dB,最小噪声系数为3.6dB,带内噪声系数小于6dB,输入三阶互调截点(IIP3)为-3dBm。测试结果与仿真结果非常接近。     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

CMOS超宽带低噪声放大器的设计

由于超宽带技术能够在短距离内传输几百兆的数据,帮助人们摆脱对导线的依赖,因此使得大带宽数据的无线传输从几乎不可能变为现实。尽管目前超宽带技术的标准还没有统一,但是低噪声放大器终归是其接收机中一个不可或缺的重要模块。文章介绍了一种基于0.18μmCMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。结合计算机辅助设计,该超宽带低噪声放大器输入、输出均实现良好的阻抗匹配,在3GHz～10GHz的频带范围内实现了增益G=29±1dB,噪声系数小于4dB。在1.8V工作电压下放大器的直流功耗约为35mW。     

CMOS超宽带低噪声放大器设计难点和要点分析

随着无线通信技术朝着多标准、宽频带的方向发展,为了满足无线通讯设备能够满足宽频带工作的要求,射频前端设计变得越来越困难。其中,作为无线射频接收机第一级的低噪声放大器关系到射频信号放大能力,特别是对整个系统的噪声和灵敏度有着决定性作用。因此,本文以0.8~2.5GHz超宽带LNA为例,分析了电路设计时会遇到的难点,并介绍了巴特沃斯匹配法、RC负反馈法和LC谐振法等内容。最后,通过采用ADS软件和TSMC 0.18um RF CMOS工艺库完成了电路的仿真,结果表明超宽带LNA完全满足设计要求。     

0．35μm SiGe BiCMOS 3．1～10．6GHz超宽带低噪声放大器

基于AMS 0.35 μm SiGe BiCMOS工艺,设计了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器;采用多个反馈环路,实现超宽带范围内的阻抗匹配以及低噪声性能;详细分析了匹配电路的特性.在片测试结果表明,在工作频带内,电路增益S21达到14 dB,增益波动小于2 dB;输入回波损耗S11小于-10 dB;噪声系数NF小于3.5 dB.电路采用3 V供电,功耗为30 mW.     

低功耗2.4GHz 0.18μm CMOS全集成低噪声放大器设计

我们利用0.18μm CM O S工艺设计了低噪声放大器。所有电感采用片上螺旋电感,全集成在单个芯片上,并实现片内50Ω匹配。本次电路设计分析采用ADS仿真软件,电源电压1V,工作电流8mA,增益为15.4dB,噪声系数2.7dB,线性度指标IIP 3为-0.6dB。结论是CM O S工艺在工艺和模型方面的改进,使得CM O S RF电路设计更为精确,可集成度更高。     

一个0.18μm CMOS工艺的超宽带低噪声放大器的分析与设计

在本文中我们介绍了一个可以在整个UWB带宽（3.1-10.6GHz）范围内工作的超宽带低噪声放大器。它利用了电流复用技术来降低电路的功耗。我们还详细分析并比较了当使用2阶和3阶滤波器用于阻抗匹配时它们的噪声贡献。该放大器的测试芯片用0.18μm CMOS工艺实现。测试结果表明：该放大器可以在3.1-10.6GHz的带宽内提供12.4-14.5db的增益,并且提供良好的阻抗匹配,噪声系数为4.2-5.4db,输入三阶交调电压在6GHz时为-7.2dbm。当电源电压为1.8V时,芯片消耗5mA电流（不包括输出buffer）。芯片面积为0.88 mm2。     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

2～12 GHz CMOS超宽带低噪声放大器设计

提出了一种基于双反馈电流复用结构的新型CMOS超宽带(UWB)低噪声放大器(LNA),放大器工作在2～12 GHz的超宽带频段,详细分析了输入输出匹配、增益和噪声系数的性能。设计采用TSMC 0.18μm RF CMOS工艺,在1.4 V工作电压下,放大器的直流功耗约为13mW(包括缓冲级)。仿真结果表明,在2～12 GHz频带范围内,功率增益为15.6±1.4 dB,输入、输出回波损耗分别低于-10.4和-11.5 dB,噪声系数(NF)低于3 dB(最小值为1.96 dB),三阶交调点IIP3为-12 dBm,芯片版图面积约为712μm×614μm。     

A monolithic 3.1-4.8 GHz MB-OFDM UWB transceiver in 0.18-μm CMOS

正A monolithic RF transceiver for an MB-OFDM UWB system in 3.1-4.8 GHz is presented.The transceiver adopts direct-conversion architecture and integrates all building blocks including a gain controllable wideband LNA,a I/Q merged quadrature mixer,a fifth-order Gm-C bi-quad Chebyshev LPF/VGA,a fast-settling frequency synthesizer with a poly-phase filter,a linear broadband up-conversion quadrature modulator,an active D2S converter and a variablegain power amplifier.The ESD protected transceiver is fabricated in Jazz Semiconductor's 0.18-μm RF CMOS with an area of 6.1 mm~2 and draws a total current of 221 mAfrom 1.8-V supply.The receiver achieves a maximum voltage gain of 68 dB with a control range of 42 dB in 6 dB/step,noise figures of 5.5-8.8 dB for three sub-bands,and an inband /out-band IIP_3 better than-4 dBm/+9 dBm.The transmitter achieves an output power ranging from-10.7 to-3 dBm with gain control,an output P_(1dB) better than-7.7 dBm,a sideband rejection about 32.4 dBc,and LO suppression of 31.1 dBc.The hopping time among sub-bands is less than 2.05 ns.     

0.2μm GaAs PHEMT3.1~10.6GHz宽带低噪声放大器设计

采用OMMIC公司提供的0.2μm GaAs PHEMT工艺(fT=60 GHz)设计并实现了一种适用于宽带无线通信系统接收前端的低噪声放大器。在3.1~10.6 GHz的频带内测试结果如下:最高增益为13 dB;增益波动<2dB;输入回波损耗S11<-11 dB;输出回波损耗S22<-16 dB;噪声系数NF<3.9 dB。5 V电源供电,功耗为120mW。芯片面积为0.5 mm×0.9 mm。与近期公开发表的宽带低噪声放大器测试结果相比较,本电路结构具有芯片面积小、工作带宽大、噪声系数低的优点。     

3.1～5.2GHz超宽带可变增益低噪声放大器设计

低噪声放大器是超宽带接收机系统中最重要的模块之一,设计了一种可应用于3.1～5.2GHz频段超宽带可变增益低噪声放大器。电路输入级采用共栅结构实现超宽带输入匹配,并引入电流舵结构实现了放大器的可变增益。仿真基于TSMC 0.18μm RF CMOS工艺。结果表明,在全频段电路的最大功率增益为10.5dB,增益平坦度小于0.5dB,噪声系数小于5dB,输入反射系数低于-15dB,在1.8V电源电压下,功耗为9mW。因此,该电路能够在低功耗超宽带射频接收机系统中应用。     

CMOS全差分超宽带低噪声放大器

文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结果表明,在1.8V电源电压下,该LNA的工作频带为3.1～4.7GHz,功耗为14.9mW,噪声系数(NF)为1.91～3.24dB,输入三阶交调量(IIP3)为-8dBm。     

用于蓝牙系统的0.18μm CMOS低噪声放大器设计

本文给出了一个利用中芯国际0.18μm CMOS工艺设计的用于蓝牙应用的单片低噪声放大器。放大器采用片内集成的螺旋电感实现单片集成的低噪声放大。在1．8V伏电源下,工作电流为2mA,在频率2．4GHz下功率增益大于10dB,输入反射小于-20dB。     

一个采用0.18μm CMOS工艺的3－5GHz超宽带平坦增益低噪声放大器

本论文设计并实现了一个用于UWB脉冲体制的3-5GHz超宽带平坦增益的全差分低噪声放大器。在电路设计上,采用了一种增益平坦化技术,并且利用了串连建峰与并联建峰技术,分别实现了宽带的输入匹配与整个电路大的增益带宽积。同时,利用反馈技术,进一步拓展带宽和削减带内增益波动。此LNA才用SMIC 0.18um CMOS射频工艺流片验证。测试结果表面电路3dB带宽为2.4~5.5GHz,最高增益可达13.2dB,在3－5GHz的带内增益波动仅为＋/- 0.45dB,最低噪声系数为3.2dB．输入匹配性能良好,在2.9~5.4GHz范围内S11<-13dB,电路的输入P1dB为－11.7dBm@5GHz,电路采样1.8v供电,整个差分电路消耗电流9.6mA.