低功耗MPEG2解码电路的新VLSI结构研究

MPEG2动态图像压缩解码电路中最关键的部分逆离散余弦变换 ( IDCT)模块是该研究领域的热点。文中提出了一种基于 forward- mapping算法的 IDCT VLSI结构 ,针对实际运用中 IDCT变换对象 DCT系数的值为零的比例较高的情况 ,采用以累加器为主的运算阵列 ,利用简单的控制电路解决了多余计算能耗的问题 ,适合低功耗要求的 MPEG2解码器件 ,应用于多媒体数字通信领域     

MPEG视频解码中离散余弦逆变换的FPGA实现

离散余弦逆变换(Inver se Di screte Cosine Transform,IDCT)是MPEG视频解码的重要组成部分,本文给出一种基于行列分解的二维离散余弦逆变换的FPGA实现方法,并在ALTERA公司的ACEX1K系列FPGA上实现.为了降低硬件复杂度,设计中采用分布算法.     

基于ARM7TDMI的MPEG4视频解码的实现和优化

MPEG4是国际标准化组织制定的多媒体通信标准,目前在多媒体领域得到广泛应用.简单介绍了MPEG4的特点和视频部分的基本内容,描述了实现解码的运行环境和测试平台.着重介绍了一种基于ARM7TDMI处理器的MPEG4视频解码的实现,并且针对解码实现中性能不够高的地方和本身运行环境的特点从算法、硬件加速和存储器性能等多个方面进行了优化.优化后性能得到显著提高,在系统时钟为50 MHz时,达到平均25帧/s QCIF格式(176×144)的解码性能,可以满足一般手持终端设备的要求.     

基于DSP的AVS IDCT的研究与实现

离散余弦反变换是数字音视频解码算法的关键模块,研究IDCT算法的实现对提高AVS解码器速度有着重要的意义.本文主要研究了IDCT在DSP上的一种快速实现方法.论文选用TI公司TMS320DM642作为开发平台,根据DSP的特性和存储结构的特点,实现了一种适合该芯片的IDCT快速算法,极大提高了AVs解码系统的性能.     

图像编解码中IDCT的FPGA实现

在MPEG解码电路中,IDCT是整个解码过程中运算量最大的一部分。介绍一种基于查找表(LUT)实现IDCT的方案,并用Verilog语言在FPGA芯片上得到了实现。     

基于DA的高性能2-D IDCT处理器设计

为提高2-D IDCT的解码速度,文中设计了一种基于DA的2-D IDCT处理器.该处理器在算法上用1-D IDCT实现2-D IDCT,用Chen算法实现1-D IDCT,用DA实现乘加结构.通过将输入数据分成高6位和低6位两组加快了处理器的速度,通过查找表的共用及将输入数据投影到(-1,1)的编码减少了查找表的数量及大小.通过在Q0上预存四舍五入值省去了四舍五入所需的加法运算.使用Altera的EP2C20F484C7对该处理器进行综合,时钟最高频率可达165.37MHz.     

基于DSP的AVS IDCT的研究与实现

离散余弦反变换是数字音视频解码算法的关键模块,研究IDCT算法的实现对提高AVS解码器速度有着重要的意义。本文主要研究了IDCT在DSP上的一种快速实现方法。论文选用TI公司TMS320DM642作为开发平台,根据DSP的特性和存储结构的特点,实现了一种适合该芯片的IDCT快速算法,极大提高了AVS解码系统的性能。     

一种高度并行无乘法器结构的二维IDCT协处理器设计

介绍了一种适用于MPEG-4视频简单层解压缩应用的二维IDCT协处理器。该处理器采用Loeffler架构的IDCT快速算法,并使用加法和移位运算代替IDCT快速算法中的浮点乘法运算单元,用高度并行流水VLSI结构加快数据处理速度,采用一维的IDCT单元的复用的方式来实现二维的IDCT运算。在满足处理速度和精度要求的基础上,利用较少的晶体管数目实现了一种高性能的二维IDCT处理器。该方案已经应用于一款SOC芯片中的硬件MMA(多媒体加速单元)中,IDCT的运算精度也得到了验证。     

压缩域DCT系数对图像视频检索影响的研究

通过对图像在原始数据域和压缩数据域上的表现差异性进行统计分析，进一步研究了基于DCT变换的图像视频压缩域部分解码DCT信息，并运用于MPEG4的编解码的程序实现。随后提出了一种提高压缩域图像视频检索效率的方法，进而针对Intel X86处理器平台改进了DC 2AC的快速算法。     

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化，实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法；结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single—instruction multiple—data)来对程序优化，并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层Ⅱ解码的运算量减少了40％以上，在奔腾3／450计算机上只占用不到5％的系统资源。这些优化算法已经应用于奔腾3／800为硬件平台的MPEG-2实时解码器中。     

数字视音频解码中IDCT的FPGA实现

在MPEG视音频标准中,使用DCT(离散余旋变换)/IDCT(反离散余旋变换)来压缩数据。在数字视音频MP3解码电路中,IDCT是整个解码过程中运算量最大最耗时的一部分,因此IDCT的速度对整个MP3解码进程的速度起着极为关键的作用。在众多的解码过程实现方案中,用芯片实现是速度最快的一种方案。本方案是用RTL级的Verilog语言进行描述,用Synplify Pro综合成门级电路,然后用ModelSim仿真通过后,下载到X ilinx公司的V irtex的FPGA中。结果表明:电路工作正确可靠,速度上能满足MP3的实时播放要求。     

MPEG视频应用中离散余弦逆变换的FPGA设计

用硬件实现的快速的离散余弦逆变换对于提高MPEG解码处理的速度是至关重要的。本文论述了使用可编程逻辑器件来实现离散余弦逆变换。本设计应用并行处理的结构完成数据流的高吞吐量处理，适合实时视频的应用。本设计由肌段可综合的Verilog代码完成。     

基于SSE2的MPEG-4视频快速解码研究

离散余弦逆变换是MPEG-4视频纹理解码中运算时间开销最大的部分.本文在快速离散余弦逆变换算法的基础上,引入针对多媒体数据流的SSE2并行计算技术.在保证图像质量的前提下大幅度提高了软件的解码速度.实验结果表明,该方法能有效地降低MPEG-4视频解码的时间开销,适合于NC环境下的视频分发应用.     

Pel reconstruction on FPGA-augmented TriMedia

This paper presents a TriMedia processor extended with three reconfigurable designs for entropy decoding (ED), inverse quantization (IQ), and two-dimensional (2-D) inverse discrete cosine transform (IDCT), and assesses the performance gain that is provided by such extensions when performing MPEG2-compliant pel reconstruction. We first describe an extension of the TriMedia architecture, which consists of a multiple-context field programmable gate array (FPGA)-based reconfigurable functional unit (RFU), a configuration unit managing the reconfiguration of the RFU, and their associated instructions. Then, we address the computation of the ED, IQ, and 2-D IDCT tasks, and propose to provide reconfigurable hardware support for a variable-length decoder that can decode two symbols per call (VLD-2), an inverse quantizer that can dequantize four coefficients per call (IQ-4), and an 1-D IDCT (1-D IDCT). The most important aspects concerning the implementation of the FPGA-mapped VLD-2, IQ-4, and 1-D IDCT units, as well as the organization of the software routines calling these FPGA-mapped computing units are outlined. Experimental results indicate that by configuring each of the VLD-2, IQ-4, and 1-D IDCT units on a different FPGA context, and by activating the contexts as needed, the FPGA-augmented TriMedia can perform MPEG2-compliant pel reconstruction with an average speed-up of 1.4/spl times/ over the standard TriMedia.     

MPEG4编码器二维DCT变换的FPGA实现及优化

本文提出了一种适用于MPEG4视频编码系统的二维DCT的FPGA设计方案，该方案具有实时、高精度、易于FPGA实现的特点。在设计中，分别对DCT的算法及实现方法进行了分析和选择；在此基础上，对系统的结构进行了优化，提出了一种不同于传统二维DCT系统的新结构。最后对IDCT单元的运算精度进行了验证。     

MPGE4视频解码过程中图形处理的实现和优化

介绍了MPEG4编解码标准、MPBG4视频解码流程、播放器的架构以及播放数据的流程.重点介绍了在视频解码的过程中图形处理部分的实现以及优化方案。数组存储的方式和部分IPP函数的移植是有效的优化方式。通过图形处理部分测试数据可以整体评测。优化后的视频已经达到了流畅播放的产品级要求。     

一种自适应降低计算复杂度的视频解码方法

在研究了离散余弦变换的频域分辨率与时域分辨率的转换关系的基础上,提出了一种基于自适应降阶IDCT的低复杂度视频解码方法.根据DCT系数块中非零系数的个数,对DCT系数进行自适应降采样.对降采样后的DCT系数块进行降阶的IDCT变换,再对变换后的块在时域中进行线性插值,最终实现解码.降阶IDCT处理降低的解码时间弥补了插值耗费的时间,还使解码的整体复杂度降低.测试结果表明,该方法解码时间可以节省60%-80%,而PSNR损失仅为0.3～0.7dB.     

一种基于SoC的MPEG-4视频解码加速器

实现了一种应用于系统芯片（SoC）的MPEG-4视频解码加速器。该解码器可完成MPEG-4解码中计算量最大的离散余弦变换（IDCT）、反量化（inverse quantization）和运动补偿叠加（reconstruction）。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足MPEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对MPEG-4简单层（simple profile）实时解码。     

一种新的基于VLIW的IDCT和运动补偿算法

本文使用矩阵形式在超长指令字(VLIW)的观点下将几种经典算法与已有的适合于VLIW的算法进行了比较.然后利用VLIW结构的特性,提出了一种快速IDCT算法.与现有算法相比,新算法进一步减少了所需的指令周期.并利用VLIW结构的寄存器特性,将视频编解码过程中的运动补偿(预测)和IDCT(DCT)组合,使运动补偿所需时间降低为原来的约50%,这种思想能应用于MPEG1/2/4,H.263和H.264.