基于因特网的MPEG-4码流传输

在分析了因特网上进行了多媒体流传输的几个关键问题后，结合MPEG-4码流的特点，较深入地探讨了如何利用DMIF结构和RTP及其相关协议在因特网上传输MPEG-4码流。     

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

多路节目复用器是各种数字电视传输系统的关键设备之一,自行设计复用系统专用芯片己成为我国数字电视系统需要解决的迫切问题。首先介绍了多路数字节目复用器中的对多路预处理传送流复用的原理,提出了一套基于FPGA(现场可编程门阵列)的复用器输入部分设计方案。通过实践验证,达到了设计要求。     

基于FPGA的自适应多路TS流复用器设计

随着DVB产业的飞速发展,促进了TS流复用器研究的发展。文章追随时代的步伐,设计了一款能够将1路至8路的SPTS复接成1路MPTS的复用器,该系统精确符合系统目标解码器（T-STD）。本系统在一片FPGA芯片上实现,体积小,重要轻,方便安装和使用。通过多次功能仿真以及实验板上验证,本设计完全符合自动将1路或多路的单节目TS流复合成1路的MPTS流的要求。     

MPEG-2码流分析仪的整体设计与软件实现

首先对MPEG 2的码流结构和重要参数进行了描述。在此基础上,结合码流传输和解码的实际情况,对TS流的关键测试指标进行了探讨。其次,依据应用的需求,提出了MPEG 2码流分析仪的整体设计。最后,针对码流分析仪中的软件部分的实现做了详细论述。本文中的码流分析仪系统已经研制完成并且投入使用,实践证明,该系统是稳定可靠的,并且达到了各项指标要求。     

基于FPGA的自适应多路TS流复用器设计

随着DVB产业的飞速发展,促进了TS流复用器研究的发展。文章追随时代的步伐,设计了一款能够将1路至8路的SPTS复接成1路MPTS的复用器,该系统精确符合系统目标解码器(T-STD)。本系统在一片FPGA芯片上实现,体积小,重要轻,方便安装和使用。通过多次功能仿真以及实验板上验证,本设计完全符合自动将1路或多路的单节目TS流复合成1路的MPTS流的要求。     

MPEG-2信道解复用器的DSP+FPGA设计

在详细介绍了MPEG－2标准以及MPEG－2传送流语法规范的基础上，给出了符合该标准的信道解复用器的各个模块实现的原理及设计方案。     

FPGA实现MPEG-2传输流的PCR矫正

对MPEG-2传输流(TS Transport Stream)进行合成、分解、速率匹配等处理时，都需要对MPEG-2传输流中的PCR域进行矫正。本文在已有的矫正方法的基础上，提出改进的PCR矫正方法。     

MPEG-2传输流的码流分析

本文介绍MPEG-2传输流的语法结构及复用，以及ETR290标准规定的传输码流3级错误检测参数，同时结合码流分析软件对MPEG-2传输流的语法结构作-离线分析。     

双E1接口MPEG2码流传输卡的设计与实现

本文采用FPGA与微控制器相结合的方式,给出了一套双E1接口的MPEG2码流传输卡的软、硬件设计,该设计的特点是设计灵活、价格低廉、功能多样.     

双E1接口的MPEG2码流传输卡的设计与实现

本文采用FPGA与微控制器相结合的方式,给出了一套双E1接口的MPEG2码流传输卡的软、硬件设计,该设计的特点是设计灵活、价格低廉、功能多样。     

多时钟域数据传递的FPGA实现

分析了多时钟域数据传递设计中亚稳态的产生以及对整个电路性能和功能的影响,以一款异步并行通信接口芯片的设计为例,详细描述了采用同步器、FIFO实现8位并行数据到16位并行数据的两时钟域异步转换的过程。电路在XilinxISE6.0环境下用Modelsim5.7进行了逻辑仿真,结果表明系统稳定可靠。     

基于USB3.0协议的PC与FPGA通信系统的设计

针对USB2.0在高速数据采集系统中带宽局限问题,设计了一款基于USB3.0总线的高速数据采集接口系统。通过对USB3.0的接口硬件系统、设备固件以及SLAVE FIFO与FPGA接口读写操作的设计,并经过实验测试,USB3.0硬件传输速度可达260 MByte·s^-1,连续数据采集传输速率可达100 MByte·s^-1且数据保持稳定。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于FPGA的高速FIFO电路设计

给出异步FIFO电路在高速数据采集系统中的应用,由FPGA生成独立时钟域的FIFO缓存器,采用FIFO的可编程设置参数启动数据传输,根据读写时钟频率异同的传输要求和FIFO的特性,采用一套控制电路,解决了可变速率数据缓存和固定时钟传输的问题。     

基于FPGA的IC卡通信接口设计

IC卡又称智能卡,是用于个人识别信息及用户与系统之间数据管理的集成电路芯片模块。依据通信机具体的通信协议,在基于FPGA技术和VHDL语言的基础上,运用了QuartusⅡ工具,将工程模块化设计,实现了外界与IC卡的通信。最后附上了IC卡的开机自检指令响应,验证了设计的正确性。文中涉及数据传输的串并/并串转换、先进先出堆栈（FIFO）、数据的异步半双工传输以及状态机原理,对EDA设计具有一定的实用价值。     

基于FPGA的FIFO设计和应用

为实现目标识别与跟踪的应用目的,在基于TMS320DM642的FIFO基础上扩展存储空间,提出一种基于FPGA实现SDRAM控制器的方法.分析所用SDRAM的特点和工作原理,介绍FPGA中SDRAM控制器的组成和工作流程,给出应用中读SDRAM的时序图.FPGA采用模块化设计,增强SDRAM控制器的通用性,更方便地满足实际需求.     

基于FPGA的SD卡控制器设计

以FPGA为平台,设计了采用SPI接口的SD卡控制器.整体设计用Verilog HDL硬件描述语言实现,同时采用数据缓存(First In First Out,FIFO)技术解决实际应用中的时序问题,最终实现了整体设计功能.本设计充分发挥了FPGA所具有的开发周期短、处理能力强等特点,已成功应用于音频芯片采集的数据存储...     

基于FPGA的数据传输系统

该数据传输系统主要实现以下功能:将输入的DVI视频数据通过解码芯片TFP401A解码后,传输到FPGA寄存器中,并利用其进行简单的压缩裁剪处理,通过一个SRAM的乒乓操作后,转化为LVDS格式,再进行发送。该系统采用Xilinx的FPGA芯片,整个系统由读取模块,处理与缓存模块以及输出模块组成。通过软件的调试仿真,实现了系统的功能,且达到了预期目标。     

基于FPGA的UART16550的设计

串行通信在数字信息系统以及控制系统中得到了广泛的应用。针对传统UART传输速率低、稳定性相对较差的状况,介绍了高速异步串口UART16550的工作原理与设计实现,并且给出在现场可编程门阵列FPGA上的实现与验证仿真。这项设计对于片上系统之间以及与PC机之间的串行数据传输有了很大程度的改善。