基于等精度原理双踪频率计的设计

介绍了一种实用型双踪频率计的实现方法,内容主要包括该频率计的工作原理和硬件结构以及软件仿真结果。该频率计采用等精度测量的原理,通过硬件和软件的结合,实现对同时输入的两路信号频率精确的测量,并能够保证在100MHz以下频段范围内对输入信号的测量精度达到1Hz,具有较高的灵敏度。该频率计具有的可双踪测量、简单实用、精度较高、灵敏度较高等特点,使其能够广泛应用于实验室、高频信号测量等众多环境,具有相当广阔的使用前景。     

简易电子小信号数字频率计

正所谓数字式频率计是基于时间或频率的A/D转换原理,并依赖于数字电路技术发展起来的一种新型的数字测量仪器。目前市场上频率计的种类繁多,如基于CPLD的数字频率计、基于FPGA的频率计、基于单片机的实现的数字频率计以及通过纯数字和模拟电路的频率计等。     

基于STC12C5A60S2的高频高精度频率计的设计

基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷,提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2,其克服了普通8051单片机测频上限频率低的缺陷,从而满足了对高频信号进行测频的要求。该频率计具有电路结构简单、成本低和测频精度高等特点,适合测量高频小信号。     

等精度智能频率计

本文介绍一种以单片机为核心的等精度频率计,其原理不同于以往常用的测频法和测周期法。这种频率计克服了低频端测试精度不高的缺陷,可以在整个测试频段内保持高精度不变。又由于采用单片机控制,因而较一般的等精度频率计体积小,造价低,便于使用。本文主要对测试原理的误差及软硬件进行了分析。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

面板式智能频率计

本文向读者介绍一种面板式智能频率计,该频率计以At-mel公司生产的带有2K字节闪速又编又擦除只读存储器(PER-OM)的低电压,高性能的CMOS八位CPU,89C2051单片机为控制核心,因此,电路性能稳定可靠,检测精度高,结构简单,维修方便,价格便宜,经济实用。该频率计的基本功能为—40MHz的数字频率计,并可通过编程将测试数据,乘以一系数再加减一系数后显示出来,在一些需换算的地方可免除计算,直接显示换算后的频率;也可通过编程,将乘法系数编为1,加减系数编为0,直接显示测量频     

FG—1型数字频率计／信号发生器

一、前言目前,国内各种频率计和信号发生器虽然品种繁多,但大都功能单一,集成度不高,有些甚至还用分立元件组成,形体笨重,稳定性差,故障较多;许多频率计不能测量20HZ 以下的低频信号或超低频信号;另外,同时使用两种仪器时,占用空间大,携带不方便,给使用与维护带来麻烦。根据上述情况,长沙矿山研究院研制了一种结构新颖的多功能通用仪器——FG—1型数字频率计/信号发生器。二、整机方案的考虑我们采用频率计与信号发生器两套完全独立工作的电路。频率计部分采用大规模集成电     

基于CPLD的等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能。本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

六位十进制计数器的制作

本文介绍用6片CD4026及0.8英寸共阴极LED数码管等组成的计数器,此模块加上时间控制就很容易制作出如频率计、相位计等测试仪器。由于结构简单元件少,很容易制作。     

基于FPGA的数字频率计的设计

文章设计制作一款新颖实用的数字频率计。以FPGA芯片为核心处理器、以数码管作为显示器件、以74HC573作为显示驱动模块、以74HC138芯片作为作为动态扫描显示译码电路、以HCF40106六施密特反相器作为信号整形电路,以按键作为人机交互界面。设计制作数码驱动电路、显示电路、按键电路与信号整形电路等硬件电路;编程实现计数器、测频控制信号发生器、32位数据锁存器等软件模块。设计实践表明,该数字频率计具有测量既准、又快的优点。     

基于FPGA和VHDL的高精度数字频率计研究与设计

本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。     

一种简单方法实现基于STC89C52RC单片机的频率计

频率计的设计有多种方式,本文阐述一种基于STC89C52RC单片机设计频率计的方法。并详细介绍了基于STC89C52RC单片机的频率计的硬件构成、电路设计、软件设计流程。     

一种采用VHDL的高精度测频仪

针对传统频率计测量精度不高、测量过程中精度易发生变化以及逼近式换挡速度慢等缺点,利用VHDL语言和复杂系统可编程逻辑器件CPLD,开发了一种等精度自适应测频系统.该系统采用VHDL语言编写程序,选用EDA开发软件QuartusⅡ作为开发平台,并具体给出了系统的软硬件设计流程.试验表明,该频率计测量速度快、测量精度高、测量误差小,较好地弥补了当前频率计的缺点.     

基于VHDL等精度频率计的设计

本文利用等精度测量原理,通过EDA技术运用VHDL编程设计一个频率计,精度范围在0.1～100MHz,给出实现代码和仿真波形,基于VHDL等精度频率计设计具有较高的实用性和可靠性。     

基于FPGA的等精度频率计单片系统设计

文章首先叙述了等精度频率测量法的原理,并进行误差分析,然后用Verilog HDL语言编程设计出频率计的核心模块,结合8051单片机IP核实现了等精度频率计单片系统,并在DE2开发板上对系统进行验证。该频率计的测量范围为0.1Hz～100MHz,测量全域相对误差恒为百万分之一,实际使用证明本设计具有良好的可靠性,可用于实验室或其他频率测量项目。     

基于87LPC768微处理器相位计的设计

利用荷兰Philiphs公司生产的工业嵌入式微处理器芯片87LPC768设计一台数字式相位计、数字式频率计,测量精度可以达到10μS,内含看门狗时钟电路、双比较器,其使用具有结构简单、使用方便高效、性能稳定可靠等特点。     

一种高精度低成本的数字频率计实现

数字频率计是电子测试、自动化控制等设备中不可或缺的重要模块.本文给出了一种较小规模CPLD（Xilinx XC95144）和单片机（AT 89C51）相结合的高性能数字频率计设计方案,其以直接测频法为基础、软件补偿技术为辅助,大大降低了设计成本和实现复杂度.该方案不仅体积小、保密性强,而且设计简单、成本低、精度高、可测频带宽.     

基于单片机的8位频率计设计

在电子技术中,频率是最基本的参数之一,而且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。为了实现智能化的计数测频,实现一个宽领域、高精度的频率计,一种有效的方法是将单片机用于频率计的设计当中。本课题介绍以51单片机作为核心器件,另外还包括信号输入、时钟提供、数据显示的功能模块的数字频率计的设计方法。频率计的硬件电路是用Proteus软件绘制而成,软件部分的单片机控制程序,是用汇编语言编写而成。由于本设计采用了模块化的设计方法,提高了测量频率的范围。     

基于FPGA的数字频率计的设计与制作

采用常规数字电路设计数字频率计,所用的器件较多、连线比较复杂,而且存在延时较大、测量误差较大、可靠性低的缺点。采用复杂可编程逻辑器件,以EDA工具为开发手段、运用VHDL语言编程进行数字频率计的设计,将在使系统大大简化的同时,提高仪器整体的性能和可靠性。本文     

基于硬件逻辑语言的数字频率计设计

针对目前在航空航天、电子技术、测控等技术领域遇到的问题,数字频率计能够准确、快速地捕捉到信号频率的变化。本文重点介绍了如何运用EDA技术来实现数字频率计的设计,采用基础开发软件并采用Verilog HDL语言进行编译,Waveform进行了波形图仿真,最后设计了顶层文件图。