新型流水线ADC的设计与分析

设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6 μm CMOS工艺下实现,转换器在采样频率为5 MHz、信号频率为500 kHz时功耗为70 mW;SFDR为80 dB。     

一个用于高速高精度流水线模数转换器的采样保持电路设计

设计了一个可用于高速高精度流水线模数转换器的采样保持电路.运放采用全差分套筒式增益自举,增益可达130 dB,带宽783 MHz.采用栅压自举开关,来减少与输入信号相关的非线性失真,提高线性度.在TSMC0.35μm CMOS工艺下设计,仿真结果表明,在时域内对1 V的阶跃输入电路可以在7 ns内达到误差小于0.012%;在频域内做FFT分析该电咯可以达到11.6 bit.     

适用于10位10Ms/s SAR ADC的采样保持电路设计

针对传统采样保持电路线性度低、面积大、速度慢、输入信号摆幅受限等问题,本文采用了一种新型带预充电的采样保持电路,适用于10位10Ms/s逐次逼近模数转换器.电路采用SMIC 0.18μm混合CMOS工艺,与传统电路相比,新型电路优化了电路的线性度,提升了速度,减小了面积,输入可达满摆幅,整体电路性能满足设计要求.     

全差分环形放大器的流水线模数转换器设计

为了实现低功耗流水线模数转换器,本文提出了一种新型全差分环形放大器,并基于它设计了一款10 bit40 MS/s流水线模数转换器。本文采用HHGRACE 0. 18μm 1P6M混合信号工艺完成电路设计,当差分输入频率为2. 001 95 MHz的正弦信号时,仿真得到有效位数为9. 74位,最大微分非线性±0. 5LSB,最大积分非线性为±0. 65 LSB,整个ADC功耗为5. 32 m W,实现了低功耗模数转换器的设计。     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示：该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

16位高速采样模数转换器AD7884在动态称重系统中的应用

介绍了AD7884模数转换器的主要结构、功能特点、工作环境及其在动态称重系统中的典型应用     

一种应用于流水线ADC中的低压高速采样/保持电路

介绍了一种用于流水线模数转换器前端的低电压、低功耗、高速采样/保持电路。该电路基于电容翻转型结构,采用全差分折叠共源共栅两级运放,能实现高增益、大单位增益带宽和大摆幅。在SMIC 0.13μm工艺、1.2V电压下仿真,其性能满足10bit精度、120MHz采样频率的ADC的要求,整个电路功耗约15mW。     

基于0.5 μm BCD工艺的双向SCR结构的ESD保护设计

针对双向可控硅(DDSCR)在特征尺寸不断缩小的集成电路中,难以达到窄小静电放电(ESD)设计窗口的ESD防护需求,设计一种PMOS内嵌型浮栅DDSCR (GFDDSCR) ESD保护器件,并基于0.5 μm Bipolar-CMOS-DMOS工艺进行制备.利用传输线脉冲测试研究不同关键尺寸的GFDDSCR的ESD特性及单位面积ESD防护能力,分析器件ESD特性随关键尺寸变化的规律,得到优化的GFDDSCR的结构参数.结果表明,与DDSCR的改进型结构(IBDSCR)相比,优化的GFDDSCR触发电压下降了27%,电压回滞幅度减小了53%,维持电压和失效电流基本不变,能够满足微纳米级集成电路窄小ESD设计窗口的需求.     

剩余电压在线检测仪器的设计与开发

根据相关电器产品安全标准的要求,研制了一种可实现低测量误差的剩余电压检测仪器.该装置通过掉电识别电路判断系统掉电,在单片机的控制下实现掉电1 s和10 s后剩余电压的在线检测.实验结果证明该装置有较好的稳定性,测量准确度达到0.5%,满足测量要求.     

用于电荷域流水线ADC的1.5位子级电路

针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路．该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器中的高性能运放,可大大降低模数转换器的功耗．基于所提出的1.5位子级电路,在0.18μm CMOS工艺条件下,设计了一款10位、250MS/s电荷域流水线模数转换器．测试结果表明,该模数转换器样片在全速采样时对于9.9MHz正弦输入信号转换得到的无杂散动态范围为644dB,信噪失真比为56.9dB,而功耗为45mW．     

一种高速高宽带主从式采样保持电路

基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路．该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样．采用Cherry-Hooper放大器将带宽提升至18GHz．通过主从式采样结构和交叉耦合电容消除了信号馈通,使用互补三极管抵消了时钟馈通的影响,将无杂散动态范围控制在33～38dB．对比结果表明,这种设计方案在带宽方面具有较大的优势,并且具有较高的采样率．     

逐次比较式ADC采样频率的选取及应用

在设计数据采集系统时,一项重要的任务是选择模数转换器(ADC)的采样频率.根据采样理论,采样频率至少应为输入信号带宽的两倍,实际往往采用更高的采样频率来保证数据采集系统的精度.但当逐次比较式ADC的采样频率过高时,会使其内部采样保持的开关电容充电不充分,从而导致ADC转换误差过大.选择一个合适的采样频率是保证数据采集系统可靠工作的关键.通过建立ADC及前向通道的等效模型及推导,在保证ADC的转换精度下,推出ADC的采样时间与信号放大电路输出阻抗的匹配关系,得到ADC最合适的采样频率.     

Δ∑模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计,适用于一阶到七阶的Δ∑调制器,输入字长从1bit到32bit。设计和实现了一个过采样率为256的数字抽取滤波器,应用于三阶级联的Δ∑调制器。该抽取滤波器包括:级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用CSD(Canonic SignedDigit)码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了FPGA验证,输出正弦波的信噪比达到了110dB。     

0.18μm CMOS工艺下的新型ESD保护电路设计

为了有效地保护0.18μm CMOS工艺下箝位器件的栅极,设计了一款新型的电源和地之间的静电保护电路.该电路在检测电路部分加了一个NMOS反馈器件,同时在检测电路的下一级使用了动态传输结构.反馈器件能够提高电路中各器件工作状态的转换速度,使得保护电路能够及时关闭,避免箝位器件栅极电流保持过长时间,保护了箝位器件的栅极.此外,该电路采用0.18μm CMOS工艺下的普通器件,节省了电路的成本.     

一种快速响应的交流稳压电源的设计

ＫＸＷ系列稳压电源是一种跟踪速度快，波形失真小，稳压范围宽的交流稳压装置。本文时该装置的设计原理及其电路实现作一系统介绍．     

低功耗高精度逐次逼近型模数转换器的设计

为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾，提出一种10位和200×103 /s采样数的逐次逼近式模数转换器（SAR ADC）.对电容式数模转换器电容阵列的导通时序进行了优化，在采样保持电路中加入消失调功能，在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明，该转换器积分非线性度小于1个最低有效位(LSB)，差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB，并且在5 V供电电压下功耗为2.5 mW，芯片面积为1.3 mm2，其性能已达到ADC高线性度和低功耗的设计要求.     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

用于非制冷红外探测器的SAR ADC设计

设计了一种用于非制冷红外探测器图像处理的12 bit逐次逼近型模数转换器(ADC),转换电压为2~4 V.其D/A转换器采用电阻和电容混合结构,节省芯片面积,减小系统复杂度;比较器采用放大锁存结构,应用失调存储技术,满足非制冷红外芯片图像处理对ADC速度与精度的要求.芯片采用Global Foundries 0.35μm混合模式CMOS工艺进行设计和流片.仿真结果表明:在输入信号为50 k Hz、采样率为1 MS/s时,信纳比(SNDR)为72 d B,有效位达到11.6 bit,模拟部分功耗2 m W,满足非制冷红外探测器对ADC指标的要求.该设计提高了非制冷红外探测器的图像处理能力,消除了ADC外接引入的噪声.     

基于同步整流Buck变换器的高精度数控电源设计

设计一款基于同步整流Buck变换器的高精度数控电源,通过引入单电源差分采样、滤波电容快速放电电路以及改进型PID算法,该方案能够在一定程度上提高数控电源的输出精度和动态响应。通过对该方案的理论分析和实验验证,证明使用该方案的数控电源各项指标均有显著提高,对数控电源的研究具有积极意义。     

基于电子式电压互感器的行波测距技术

为解决行波测距装置在数字化变电站实际应用中存在的问题,分析了电子式电压互感器的暂态行波信号传变特性.通过分析EVT模拟等值电路建立其传递函数,利用仿真模型分析EVT的频率特性,考察电子式电压互感器的一、二次电压行波的相似程度,优化EVT参数使其更适用于行波保护,并讨论不同采样电阻对行波测距精度的影响.结果表明:一定参数下的EVT能够满足行波保护的信号传变要求,EVT的采样电阻取值对行波测距精度影响较大,采样电阻越大,单端测距的误差越大.