用低成本FPGA轻松实现DDR内存接口设计

系统设计者在大量的应用中,常使用经济的双倍数据速率(DDR)内存。虽然DDR在概念上一目了然,但要满足它那高于100MHz速度的时序要求,却是一项挑战。由于它们的灵活性、内置特性、高速工作、大量的闸数和低成本,当今的FPGA为设计提供了有用的基础方法。DDR内存控制器设计的三个主要问题是:数据选通(DQS)和数据(DQ)间的对齐、数据的多路合成和分解以及时脉域的转换。数据选通至数据(DQS至QD)的对齐要对齐DQS和DQ,需要一个精密的DLL来动态地校准DQS。由于DDR内存在读操作时产生相位对齐的DQS和DQ,控制器必须将DQS相对于多个…     

双口RAM芯片IDT7132在LonWorks智能节点中的应用

在介绍了双口RAM芯片IDT7132的基础上，给出了双口RAM在LonWorks智能节点中的应用方法。使用双口RAM不仅可以通过对双口RAM提供的特殊单元进行读写来产生中断．从而实现交换信息的同步，而且可以有效地解决神经元芯片和ARM芯片双向数据信息交换系统中的速度匹配问题。     

双口RAM在无人机三余度飞控计算机数据交换中的应用

为满足无人机三余度飞控计算机高速数据交换的功能需求,本文设计了一种基于双口RAM的内存共享技术方案,实现飞控计算机多个内核之间的数据交叉传输。详细阐述了双口RAM IDT7006的性能和特点,对PC104总线与双口RAM的接口电路设计进行了重点讨论,并对接口控制芯片CPLD进行了仿真,得出的波形符合预期效果。双口RAM的应用,有效地解决了多机数据传输中的速度瓶颈问题。     

电脑眼基于EZ—USB的单片方案

由于USB支持视频数据的实时传输，本文对CMOS视频传感器为核心的数字图像设备（电脑眼）与USB接口进行了研究，并利用Anchor公司的EZ-USB 2131Q芯片设计了一种基于外接RAM的单片方案，实现了电脑眼的USB接口。     

一种有效降低测试时间的SOC扫描测试设计方法

随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明,该方法在降低测试时间的同时,保持了较高的测试覆盖率,是一种较有价值的降低SOC芯片测试成本的方法。     

利用DS1302存储数据的一种高效方法

将时钟芯片DS1302应用于温室CO2增施控制器中,提出一种利用其内部RAM存储数据的方法,在其内部RAM地址与时间之间建立一种映射关系,根据这种关系,存储数据时不需要保存相应的时间;在读取数据时,可以根据映射关系将数据与其相应的时间计算出来传递给用户。对CO2浓度数值进行编码压缩后再进行存储。这些措施提高了DS1302内部RAM的利用效率,可存储更多数据。这种方法可推广到其他按一定时间间隔保存小容量数据的场合。     

应用于激光雷达信号处理系统的放大电路接口设计

应用于激光雷达(LiDAR)测量系统的单芯片全集成信号处理电路系统的设计与实现,对于有效提高激光雷达整机测量精度、数据率,缩短测量时间,减小测量设备体积和功耗具有重要的意义。考虑到目前对于信号处理电路系统的研究中较少考虑芯片在实际使用环境中的接口问题,基于光电探测器、裸芯片、封装、传输线及测试板等诸多接口影响因素,运用协同仿真分析的方法,在电路系统的实际工作频段内,建立了一种精确的、能反映激光雷达信号处理电路系统放大电路芯片真实应用环境的接口一体化仿真模型,并通过S参数仿真对其进行验证。同时基于CMOS工艺,将设计得到的放大电路系统进行流片,在芯片输入端承载不同光电探测器寄生负载的情况下,对芯片性能进行测试,仿真结果与测试结果吻合较好,验证了该接口模型建立的可行性。

     

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计

文章给出了TMS320C6000 DSP通过EMIF接口与FPGA的片内接收模块进行数据通信的一个设计方案,DSP将处理完的数据通过EMIF接口传送到FPGA的片内接收模块双口RAM,双口RAM采用PING-PONG结构的设计。双口RAM完成对数据的接收。通过实验测试,该设计方案实现了数据的正确传输。     

数字音频广播基带解码芯片的可测试性设计

介绍了一款数字音频广播基带解码芯片的可测试性设计,主要包括扫描测试(Scan Test)、存储器内建自测试(BIST)和电流测试。为了提高测试可靠性和芯片良品率,在扫描测试中,采用分级时钟树综合方法;在存储器测试中,采用分等级、分区域的RAM测试策略。为了降低设计复杂度,将所有测试结果都直接与芯片IO复用,并采用封装后再测试的方法,以降低测试成本。最终使用12条扫描链,扫描测试的覆盖率为96.2%。芯片量产后的测试结果表明,经过检测后的芯片在产品应用中全部工作正常,证明了可测试性设计的有效性。     

基于PCI-E的北斗导航授时卡设计

为提高Linux系统时间的精确度,设计了PCI-Express接口的授时卡。北斗导航卫星信号接收模块输出时间定位信息,FPGA（Field－Programmable Gate Array,可编程逻辑器件）解出标准时间存入双口RAM,PCI-E驱动芯片将双口RAM内数据送到PCI-E总线供系统调用。实验结果证明：授时卡在Linux系统下运行稳定,功耗较低,授时精度达到60纳秒。     

便携式测量仪大容量RAM及USB接口的设计

以CH372A(USB接口)和LH5P8512(伪静态RAM)芯片为例,介绍基于AT89C51微处理器的便携式测量仪大容量RAM及USB接口的设计方案。对RAM存储器和USB接口电路的组成和管理做了详细说明,并对CH372A的命令字和通信模式做了介绍,针对数据上传和下传通信程序以及API函数做了系统地论述。实践证明,该设计方案硬件成本低、软件编写简便,有通用性。     

基于1553B总线的BU-61580芯片测试系统的设计与实现

BU-61580芯片测试系统用于检测DDC公司的BU-61580系列芯片的总线协议功能和电气特性,筛选失效芯片,并具备芯片接口时序调整功能,可检验芯片在不同的接口环境和工作方式下的特殊表现.以Windows XP为开发平台,标准VC++为开发工具,针对该芯片设计一套测试系统.PCI总线接口的专用芯片测试卡能够方便的插入待测试的芯片,与之相应的测试系统能够设置芯片的访问时序,测试芯片工作于不同模式下的状态.实际应用表明,该测试系统具有测试界面灵活、简单、准确的特点,满足了用户的要求.     

基于CH375的USB移动存储接口设计

介绍基于CH375国产芯片的USB移动存储接口设计方法,通过详细介绍CH375的功能、内部结构及特性,给出基于CH375控制芯片的USB移动存储接口设计框图,并重点介绍CH375与AVR单片机硬件接口电路和软件流程工程设计方法.设计了具有USB数据存储功能的实际智能蓄电池活化设备,验证了使用该芯片作为USB移动存储设备接口芯片在电路设计上具有良好的软、硬件接口及通信协议,可大大减少外围电路,降低成本,提高研发速度.     

双口RAM在PCI总线与AVR接口设计中的应用

为了提高PCI总线与AVR单片机之间的数据传输速度,利用双lJ＇RAM通过共享的方式实现PCI总线与AVR单片机之间的高速数据交换。利用有限状态机方法将PCI接口芯片局部端逻辑转换为双口RAM读写控制信号和地址数据信号,并通过仿真工具ModelsimSe对接口电路进行了验证,得出的仿真波形符合要求;利用乒乓操作方法实现PCI接口芯片和AVR单片机交替读／写数据存储区,有效提高了PCI总线与AVR单片机之间的数据传输速度。实践证明该设计方法是解决高低速设备的传输瓶颈问题的有效途径。     

SOC芯片的可测试性设计与功耗优化

介绍了数字集成电路可测试性设计与测试覆盖率的概念,针对一款电力网通信芯片完成了可测试性设计,从测试的覆盖率、功耗等方面提出了优化改进方案,切实提高了芯片的测试覆盖率,缩减了测试时间和成本,降低了测试功耗,同时保证了芯片测试的可靠性,最终使芯片顺利通过量产测试。     

基于UVM的AXI总线验证IP设计

基于UVM技术设计了可用于验证AXI总线协议的验证IP,对支持AXI4接口的Block RAM IP进行了验证,并构建了多Master和多Slave互联模拟验证平台,验证多AXI设备互联场景。设计了三种类型的测试用例(随机测试、基础测试和错误测试),并通过统计功能覆盖率来评估验证的完整性。验证结果表明,该验证IP功能正确,可满足对AXI总线的验证要求,功能覆盖率达到100%。     

实时测试波形采显技术的研究

介绍了两种传统等效采样的意义、原理和方法,指出其局限性,在精准测量上存在难度并分析了其原因,提出了实时测试波形采显技术的研究,通过找准跳变点及时间延两方面,结合芯片电学性能和结构特点,快速开发出芯片的测试程序.     

用YH—VLSI通用高速功能测试和验证系统解析功能部件

1 引言微电子技术的发展,给测试领域带来新的挑战。一方面是VLSI芯片集成的功能越来越多,所含电路的复杂性指数函数增长。象i860微处理器芯片,内部既有控制部件、运算部件,又有RAM、三维图形部件及接口部件,芯片内集成上百万个晶体管,引出管脚达168。另一方面,芯片对用户越来越不透明。早期的集成电路门数较少,对它的说明及描述相当清晰,生成其功能测试代码不成问题。但随着功能的复杂、门数的增多,对其描述也越来越简单,停留在逻辑框图级或者指令级。如果在电路的工作系统中用实装测试法检验其正确性还较易实现,而要在测试系统中用测试码对其功能进行一一测试就比较困难了。     

PCI9052板卡语音处理器设计研究

本文提出了一种基于PCI总线的语音处理器的实现方案,硬件电路主要通过双口RAM和PCI9052芯片与上层处理器完成信息交换。硬件采用“MCU+双口RAM+JAMBE2000+PCI9052+AD/DA”架构,MCU主要完成数字语音数据处理的功能;双口RAM主要完成与其他单元数据交换的功能;PCI9052芯片完成接口转换等功能;语音压缩芯片完成数字语音的数据压缩、解压功能;A/D、D/A转换器完成语音数据的A/D、D/A变换;放大器电路主要完成语音模拟信号的处理过程,即业务数据处理。本文详细阐述了接口芯片的应用、特点以及芯片的主要功能等,并研究了PCI结构在配置相关软件过程中的具体开发。PCI芯片能够有效地实现PCI总线与本地总线之间的迅速转变,证实该芯片具备优良的PCI接口技术,便于开发者开发及应用。     

基于V93000 ATE性能测试方法的实现

针对SoC芯片ATE性能测试进行了研究,分析芯片性能测试的关键参数和典型测试类型（内部模块性能测试和接口数据流性能测试）。基于这两种测试类型,以“Date Rate”性能测试为例,分别进行了测试方法的实现。内部模块性能测试的实现,通过指示信号输出性能测试开始和结束波形,采用逆向思维通过“ERCT”获取代表性能运行时间的“Fail Cycle”数,然后对性能时间进行计算来获得性能测试值。接口数据流性能测试的实现,主要通过“Digital Capture”捕获接口数据,然后对接口数据进行处理和计算来获得性能测试值。上述性能测试方法及原理,在ATE测试应用中具有通用性,对于相同或相似的基于时间参数的芯片性能测试具有参考作用。