基于同步状态机的帧同步实现

采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能。全部电路由硬件描述语言实现。可以集成在一片CPLD或FPGA芯片内部，用于数字通信系统接收端的帧同步和定时。     

基于FPGA的PCM帧同步检测及告警电路的设计

帧同步单元是脉冲编码调制(PCM)设备中的重要部分.文章采用现场可编程门阵列(FPGA)设计了一种基于同步状态机的帧同步检测电路,该电路具有帧同步的前方保护、后方保护和循环冗余校验(CRC)复帧同步保护功能,大大降低了漏同步和假同步概率,并提供CRC误块检出功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时.     

基于802.16d的定时同步算法改进及FPGA实现

提出了一种适用于IEEE 802.16d系统的帧检测和定时联合同步方法,并采用VirtexⅡPro系列xc2vp30FPGA进行了验证,结果表明：该算法不仅能有效地实现802.16d中OFDM系统帧检测和符号定时,而且可降低硬件资源的消耗。     

FH-OFDM系统同步算法研究与FPGA实现

研究了FH-OFDM系统的跳频同步方法和定时同步方法。跳频同步中利用GPS同步脉冲保证了接收机的时间基准。定时同步中使用了基于最小均方差的判决方法,对匹配滤波器进行了改进,有效地减少了载波频偏的干扰,并针对FPGA应用对算法进行了简化。对FH-OFDM同步系统进行了FPGA实现,性能测试结果表明该同步实现方法可以快速准确地检测到信号帧以及各个符号的起始位置。     

MIMO-OFDM系统定时同步算法

应用MIMO—OFDM无线通信系统的空间信号资源，提出了基于单个前导符号的MIMO--OFDM系统帧定时和符号定时同步的分集算法，以克服高速无线多径信道中深衰落对MIMO—OFDM系统定时同步性能的影响，给出了具体的帧定时、符号定时同步的分集算法以及在高速无线多径信道COST207模型下帧定时和符号定时同步的仿真结果。     

一种符号快速定时同步方法的研究

符号定时同步是数字解调中一个重要的关键环节，实现快速符号定时同步后可减少信息帧报头的长度，提高帧的传输效率。本文基于报头的“10”码推导了一种快速定时同步方法，适合于工程中的数字化实现。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.     

一种LTE TDD系统的帧定时同步方法

对于LTE TDD系统,如何取得同步是首先需要解决的问题。而定时帧同步作为同步的第一步,其性能将影响后续的整个同步过程。本文通过对LTE TDD系统的帧结构及其下行同步信号的研究,提出了一种双判决策略的帧定时同步方法,经过试验仿真能够满足帧定时粗同步的要求。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列(FPGA)在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上。测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求。     

宽带OFDM系统定时同步的硬件实现

针对宽带OFDM系统中的定时同步问题，提出了一种基于DSP和FPGA混合结构的硬件实现方案。相对于全FPGA的实现方案，该方案具有资源消耗少，定时精度高等一系列特点，并且具有灵活的可扩展性，可以满足多种通信协议的定时同步实现。在无线环境下的实验结果验证了该方案在实际系统中的可行性，以及优良的定时和调整能力。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列（FPGA）在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上.测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求.     

一种改进的MIMO-OFDM帧同步算法

定时同步和频率同步是影响MIMO—OFDM系统性能的关键因素。提出一种改进的帧同步算法并分析其仿真结果。仿真结果表明：该算法能够消除传统帧定时算法的平台效应,在提高帧同步精度的同时,对系统小数倍频偏估计性能也有所提高。     

基于DTMB标准多载波模式的定时同步算法研究

提出一种基于地面数字电视国家标准(DTMB)的定时同步算法。该算法结合帧头模式检测、帧头位置粗估计和帧头相位捕获完成定时同步。其中帧头模式检测和帧头位置粗估计不受多径、大频偏影响,可抗大采样偏差。同时估计的帧头位置可减小相关运算量,从而迅速捕获到帧头相位进入定时恢复环路。理论分析和仿真结果证明该算法具有更好的性能。     

一种基于二次扩频的贞同步提取的FPGA实现

本文介绍了一种利用扩频技术实现帧同步的方案，重点介绍了用补码配对相减匹配滤波法实现同步提取的原理及其FPGA设计实现，并在同步提取的基础上简要叙述了帧同步信号的抵消。     

一种基于滑动窗能量检测的OFDM符号同步算法

文章提出了一种基于滑动窗能量检测来实现OFDM符号定时同步的算法。为了避免码间干扰（ISI）,通常在帧的起始位置添加保护间隔。该算法正是利用该保护间隔信号能量最小的特点来寻找符号定时同步点。该算法分为粗同步和细同步,通过改变滑动窗的长度,两次寻求滑动窗内信号能量的最小值,来确定最佳的符号定时起点。文中给出了算法的具体步骤。仿真结果表明,该算法具有良好的估计精度。     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

混沌序列及其在OFDM帧同步算法中的运用

讨论了Logistic混沌序列，同时针对OFDM系统对定时同步的精确要求，提出了一种新的基于混沌序列的帧同步算法。仿真结果表明，基于混沌序列的帧同步算法在极低信噪比条件下能够实现精确同步，同时也具有抗多径效应和抗强窄带干扰的能力。     

一种用于帧同步的单比特匹配滤波算法

提出了一种简单可行的帧同步算法,该算法通过对含有导频符号的接收数据做单比特匹配滤波来提取帧标志,完成帧同步。理论分析和FPGA实现表明:和传统帧标志提取方法相比,该算法在不损失提取准确度的前提下,能够大幅度地降低硬件复杂度,节省FPGA资源。     

点对多点通信系统的同步方式

结合笔者研制的一种时分多址(TDMA)一点对多点通信系统,讨论了时分多址系统的位同步、帧同步、复帧同步和网同步。位同步实质是系统主时钟的提取,它通过在帧结构中设置前置码及后续信息扰码,由硬件完成;帧同步是在软件配合下,由硬件对未经扰码的独特码进行正确检测所得示位脉冲完成的;复帧同步是通过在下行帧中设置计数器,在软、硬件配合下实现的;网同步的过程就是系统定时和延时调整过程,它在软、硬件的配合下以用户站接收定时为基准,延迟发送时刻,使各用户站与中心站之间具有相同的等效半径,以期与中心站发送定时同步。时延调整是经人工粗调和自动细调两步完成的。