指导nMOS数字电路元件级设计的开关信号理论

本文指出了布尔代数在指导数字电路设计中的不足，并在区分描写开关状态与信号的二类变量的基础上建立了能反映数字电路内开关元件与信号相互作用过程的开关信号理论。本文把该理论具体用于对ｎＭＯＳ数字电路的研究，结果表明该理论可很好地指导ｎＭＯＳ数字电路在元件级的逻辑设计。     

适用于TTL数字电路元件级设计的开关—信号理论

本文分析了以布尔代数为基础的数字电路设计的不足，提出了将开关状态和信号这二类变量分别描写的观点，讨论了ＴＴＬ电路中晶体管开关元件与信息之间的相互作用过程，在此基础上，建立了适用于ＴＴＬ电路的限幅电压开关理论，设计实例说明，该理论能有效地指导各类ＴＴＬ电路在元件级的逻辑设计。     

指导nM0S数字电路元件级设计的开关信号理论

本文指出了布尔代数在指导数字电路设计中的不足,并在区分描写开关状态与信号的二类变量的基础上建立了能反映数字电路内开关元件与信号相互作用过程的开关信号理论。本文把该理论具体用于对nMOs数字电路的研究,结果表明该理论可很好地指导nMOS数字电路在元件级的逻辑设计。     

基于开关信号理论的四值ECL电路

从一个有效的多值代数系统应能反映多值电路中的物理过程的这一原则出发,本文提出了一组可以描写多值ECL电路中信号与开关元件间相互作用的运算。讨论了这些运算的物理对应及有关性质,并由此建立了适用于ECL电路的开关信号理论。本文设计了若干基本四值ECL电路,用SPICE程序模拟证明了它们均具有正确的逻辑功能与理想的DC特性。     

开关信号理论与绝热CMOS电路设计

重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器     

开关信号理论与绝热CMOS电路设计

重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器和基1信号全加器的设计及SPICE模拟,验证了所提出设计技术的有效性以及电路的低功耗特性.     

三选一的信号开关

本设计实例使用一个单刀瞬时接触开关,通过滚动三个输出态选择三个信号源中的一个。图1中的电路包括常用的CD4000 CMOS逻辑系列器件,以及一只通用NPN晶体管。所有元件的总成本不超过1美元。在任何一个时点上,电路的三个输出CH_1、     

高速数字电路中的信号完整性设计

随着电子技术的不断发展,高速数字电路在发展获得了极大的机遇。加上近年来,我国在高科技领域快速发展,加速了高速数字电路的发展。通过高速数字电路的快速发展,建立一个高速的数据系统,确保数据的正确传输,当前高速数字电路中的信号完整性设计已经成为了一个热点性问题。本文主要针对高速数字电路信号完整性的相关概念进行论述,并且给出了相应的设计方案讨论。     

开关级数字比较器设计研究

本文研究了传统的数字比较器电路研究，提出了一类开关级ＣＭＯＳ传输门结构的数字比较器电路，分析了这种电路的的设计实现方法，研究表明：和传统的数字比较器电路相比，这种电路具有结构简单，布局规则，运算速度快等优点，有一定的应用研究价值。     

基于时序特征的CMOS施密特电路开关级设计

根据施密特电路对输入信号具有二种检测阈值的工作特点 ,提出了施密特电路与用作存贮元件的触发器之间具有相同的时序特征。利用时序电路的设计方法 ,系统地研究了传统的 CMOS施密特电路的各种设计 ,并发现了一些新的设计方案。 PSPICE模拟证明所设计的电路具有理想的施密特电路特性     

数字电路启动自复零脉冲产生电路及其版图的设计

在铝栅CMOS数字电路中,采用一个低跨导pMOS管和一个低跨导nMOS管及两个专门设计的大电容和两级普通倒相器,可构成一个自复零电路。在芯片电源接通时,该电路产生一个具有一定持续时间的脉冲,使芯片所有应复零的电路复位。本文对这种电路进行了电路设计分析和版图设计分析,并给出了该电路元件的设计尺寸。     

CMOS数字电路的速度功耗优化设计

在既定工艺条件下,改善电路性能可以通过改进要用不同的时钟技术,以及调整电路的器件尺寸来实现;改进电路,可以提高电路速度,减小或消除时钟偏差问题,选择适当的时钟技术,能够满足功耗、速度或可靠性等方面的不同要求;在优化程序的帮助下,调整器件尺寸能大大减小电路面积并改善电路性能。文中对以上几个方面进行理论分析和计算机模拟,得到有有关高速ＣＭＯＳ电路的选择原则和设计方法。     

CMOS集成电路低功耗设计方法

近年来，功耗问题已成为VLSI设计，尤其是在电池供电的应用中必须考虑的重要问题之一。文章通过对CMOS集成电路功耗起因的分析，对CMOS集成电路低功耗设计方法和设计工具进行了深入的讨论。     

基于开关信号理论的控阈技术与三值ECL施密特电路

基于开关信号理论，本文对ＥＣＬ电路中的阈值控制进行了研究，建立了用于描述旋密特电路中阈值可控开关工作过程听数学表示式。在此基础上设计了具有二次跳阈反应的三值ＥＣＬ旋密特电路。对所设计电路的ＰＳＰＩＣＥ模拟表明它具有理想的施密特电路特性。     

CMOS数字电路功耗分析及其应用

讨论了有关ＣＭＯＳ数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系，并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法，最后，提出了两个用于低功耗逻辑综合的基本定理。     

低温ECL电路的特性分析及优化设计

本文在对双极器件各参数的低温特性的详细分析基础上，对低温ＥＣＬ电路的直流和瞬态特性进行了理论和实验的研究，并据此对电路进行了统一的优化设计。     

数字设计中基本电路评价方法研究

对于采用不同结构实现的数字电路设计,如何评价这些结构的优劣,从而选择最好的设计方式,已成为设计过程的关键。本文通过对基本器件的分析,建立了MOS晶体管的简单电学参数模型,提出了互补逻辑的最小设计及评价方法,得到了器件扇入与逻辑面积、输入/输出电容、延迟时间、功耗之间的关系,以满足不同层次电路设计的需求。