基于Medium型Camera Link的多通道图像实时显示系统设计

为了实现对相机拍摄到的图像数据的实时显示,提出了一种基于Medium型Camera Link的多通道图像实时显示系统设计方案,并完成系统的软硬件设计;Medium型Camera Link可以同时接收和发送两组数据,经过基于“乒乓RAM法”的数据同步处理后,利用2组RAM交替进行写、读操作,可以实现高频高速的数据同步传输;该系统的硬件部分用来接收相机端的实时图像数据输入并对数据进行高速传输,软件部分实现对数据的筛选,整理,格式转换等功能,能够完成对图像的实时显示.     

便携式红外相机中触摸屏原理与应用

为了提高实验型红外相机的灵活性并研究其小型化技术,基于嵌入式系统技术构建了便携式红外相机.红外相机采用带触摸屏的液晶显示器(LCD)作为用户交互设备,其中触摸屏作为输入设备实现对相机的控制.设计了系统硬件,研究了Linux2.6内核下触摸屏的驱动原理,利用校正函数库Tslib进行了触摸屏校正,最后利用Qt/Embedded程序作为用户界面接收用户的触摸屏输入.实验结果表明,触摸屏设备在便携式红外相机中能准确控制系统.     

激光探测器光斑质心算法硬件设计

针对计算机在接收工业高清相机通过图像采集卡传输的图像数据进行信号处理运算的低速与单一性,设计一款相机控制器,该控制器在设备端与相机通过Camera Link电缆连接,利用可编程逻辑(FPGA)进行图像采集和算法实现,将原先运行于计算机的算法移植到该设备中,处理完成的数据通过以太网发送给计算机。与原始方法相比,该方法充分利用了FPGA对信号的高速并行处理能力,能够完成每秒300帧图像传输的同时,实时提取每帧图像的质心坐标供计算机使用,对计算机的配置不需高要求。该方法为控制接收多台相机数据并同时进行信号处理提供了有效途径。     

基于多图像传感器的激光光斑采集与处理系统设计

为解决近海面激光通信大气扰动模型参数测量实验中,对可见光和短波红外激光光斑图像的同步采集与实时处理问题,提出了一种基于现场可编程门阵列(FPGA)与多核数字信号处理器(DPS)架构的系统设计方案.片上系统单元对2台相机进行同步触发,FPGA实现图像数据的接收、缓存与预处理,多核DSP按一定策略采用不同算法对可见光图像和短波红外图像分别进行处理,处理结果经PCI-e总线送至控制计算机中进行显示和存储.实验结果表明:系统能够实现2路分辨率为208 ×200,帧频500 Hz的可见光与短波红外图像的同步采集与实时处理.     

星载光学遥感相机图像模拟源的设计与实现

在星载光学遥感相机研制过程中,进行相机的原理实现和功能验证是必要环节,图像模拟源就是关键的实验设备;图像模拟源主要是模拟相机输出的高速图像,以及相机的工作模式和工作流程;采用现场可编程门阵列FPGA实现模拟源的时序与逻辑控制,通过RS-422总线接收控制命令,高速的图像数据的传输采用Channel Link技术,通过高速LVDS接口发送给地面图像数据采集与处理系统,模拟源输出的总数据率达到4.56Gbps;该图像模拟源具有设计灵活、性能稳定可靠、可维护性强等优点,为星载光学遥感相机的研究提供了行之有效的测试手段。     

红外图像高速实时存储系统设计

针对红外图像具有分辨率低、帧频高的特点,以及目标特性分析和图像处理算法验证需要完整、无损记录图像数据的要求,提出了一种高速数字图像传输记录系统方案;方案采用HOTLinkⅡ＋FPGA＋PCI的体系结构,数据通过同轴线从红外图像设备传输到图像记录设备的CYP15G0101芯片,实现了远距离的点到点可靠传输和解码;FPGA和PCI接口芯片对图像数据进行接收和缓冲,工控机软件通过调用PCI SDK提供的API函数实现对PCI接口芯片的初始化、控制和数据传输等操作,从而将图像数据按照预定的格式连续地写入物理上连续的硬盘存储空间,最终实现数据记录、回放和分析等功能;该方案已经成功应用于某型红外图像记录设备并经过长时间测试,记录时间、漏记率等指标和回放等功能均满足研制要求。     

基于SPCA531的野外相机的硬件设计实现

本文采用Sunplus公司的SPCA531微处理器设计了野外相机的硬件系统,给出了野外相机的工作原理,设计了野外相机的NOR Flash部分,SDRAM部分,CMOS图像接收部分,存储部分,LCD显示部分,并总结了野外相机硬件调试的基本方法.     

基于PXI总线高速图像采集显示系统设计

为解决高速Camera Link数据视频图像信号的采集与显示问题,提出了以PXI系统为平台,利用FPGA强大的并行处理能力及内部丰富的块RAM资源,模块化设计PXI接口模块,Camera Link数据接收模块,SDRAM缓存模块及VGA显示控制模块,同时利用FPGA构造出相应的VGA时序信号,控制视频转换芯片ADV7123实现两路图像数据的图形显示的系统设计;试验结果表明,该系统可实现输入100 MB/s图像数据的实时显示,达到了预期的效果,具有一定的实用性和推广价值。     

新型数字相机DS-21-01M60的原理及其硬件接口设计

DS-21-01M60相机是DALSA公司推出的一款单色高速数字相机。介绍了该相机的硬件接口原理以及同图像处理系统接收图像数据的硬件接口电路设计。     

双光谱电力设备在线监测装置的实现

针对电力系统中红外成像、紫外成像、紫外脉冲检测等带电设备非接触式放电检测技术存在的问题,研制了一种新型电力设备在线监测装置;该装置主要由紫外红外双光谱探测模块、嵌人式系统模块、温度湿度测量模块、GPRS无线通信模块构成,通过图像融合处理技术将设备的局部放电和温度分布数据,置人设备可见光图像,获得设备双光谱状态图像,不但以图像方式直观地显示出放电位置、温度分布及其发展变化情况,而且能定量表示放电程度;介绍了双光谱在线监测装置的原理及软硬件实现.     

利用微处理器实现ASIC芯片设计的功能验证

ASIC芯片全定制费用高、风险大、周期长。因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合。采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机实现芯片全定制将是一个不错的选择。按此设想。本文给出了一种基于微处理器的科学、经济、快速的ASIC芯片功能验证方案。并成功设计出用于某通信设备中的专用加密芯片。     

基于FPGA的小型星载非制冷红外成像系统设计与实现

根据内编队重力场卫星红外成像工作环境的温度要求,选取了非制冷长波红外焦平面阵列探测器——UL03162,并在此基础上进行了系统的软硬件设计。硬件电路采用了模拟电路和数字电路分离设计方案,以减小电路噪声对红外图像的影响。在系统实现上,以内嵌MircoBlaze微处理器FPGA为主处理器,通过编程实现了图像数据的获取、处理和输出以及整个系统各模块的综合管理,提高了系统的集成度和稳定性。     

嵌入式通用图形加速芯片的研究与设计

研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现,把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来,不但提高了图形图像的处理速度,而且改善了系统响应速度和实时性。另外,芯片具有通用的数据、地址和控制总线,能与各种不同的嵌入式微处理器通信,并能作为微处理器寻址空间的一部分而被直接访问,因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模块的功能,并在FPGA板上成功的实现图形图像的显示,达到了预定的设计目标。     

AMBA ASB总线系统主设备的设计

IC设计已经进入系统芯片（system on a chip,Soc）时代。片上总线作为SoC集成系统的互连结构,可以解决各个IP功能模块间的相互通信问题。AMBA总线由于其高性能和ARM处理器的广泛应用以及该总线协议的完全开放性,逐渐成为事实上的SoC总线标准。对现有的微处理器IP核按照AMBA ASB片上总线的协议进行改造,使其能够作为主设备方便的集成在SoC系统中,并使用FPGA验证了基于AMBA总线的系统集成的正确性。     

FPGA远程动态重构技术的研究

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。     

基于微处理器和FPGA的波形生成器

波形生成器是振动控制仪、液压振动伺服控制器等仪器设备的重要组成部分。基于微处理器和FPGA的硬件架构,以两种方法实现了波形生成器：一种是FPGA实时逐点计算生成波形;另一种基于两种运算部件的结合——微处理器先将生成的一个周期的波形数据发给FPGA,FPGA根据相位对数据波形进行查表和插值后输出波形。该波形生成器可输出正弦波、矩形波、锯齿波、线性扫频和对数扫频。最后在资源使用、正弦波失真度等方面对两种方法进行了对比。     

基于NiosⅡ软核的工业以太网精确时钟同步的实现

介绍了基于NiosⅡ嵌入式软核处理器的工业以太网设备间精确时钟同步的设计与实现.利用Altera公司的Nios Ⅱ处理器,添加片内外设和存储器以及与片外存储器和外设相连的接口,通过SOPC(可编程片上系统)技术嵌入到FPGA芯片中形成Nios Ⅱ处理器系统硬件平台;软件部分移植uC/OS-Ⅱ作为操作系统,Lwip(轻量级TCP/IP协议)处理网络协议,在应用层上实现状态转换、同步报文处理和精确时钟算法.测试结果表明时钟同步精度高,并且最终在一个工业以太网实验平台上进行了长期的实际运行,系统稳定性良好.     

A co-processed contour tracing algorithm for a smart camera

This paper describes a new approach for a contour-tracing algorithm targeting a low-power smart camera for industrial inspection. This embedded system consists of the three major components: CMOS sensor, FPGA and microprocessor. By analysing a linear-time algorithm used for simultaneously labelling connected components and their contours, two independent tasks could be identified. By efficiently assigning these two parts to the FPGA and the microprocessor achieving high-speed real-time operation is possible. The novelty of the proposed method is the development of a sequential co-processing algorithm for the FPGA. A Contour-Neighbourhood 3 × 3 filter kernel for converting the grey-level data to an intermediate representation containing directional information was added into an FPGA image-processing design. This pre-processed data is then provided to a software component which is executed on a microprocessor. The final result of this analysis is a sorted list of contour points for each object in the image. Further increases of the data throughput and the workload of the hardware resources are achievable by pipelining the subtasks of consecutive images. The runtime behaviour of this parallel operation is sufficient for meeting the real-time requirements of an industrial 2D measurement system.     

Automatically controlled pan–tilt smart camera with FPGA based image analysis system dedicated to real-time tracking of a moving object

This paper presents an intelligent, automatically controlled camera based on visual feedback. The camera housing contains actuators that change the orientation of the camera – enabling a full rotation around the vertical axis (pan) and 90° around the horizontal axis (tilt). A system for acquisition, processing image analysis and a camera driver are implemented in the FPGA Xilinx Spartan-6 device. An original, innovative reconfigurable system architecture has been developed. The FPGA device is connected directly to the eight independently operated SRAM memory banks. A prototype device has been constructed with a real-time tracking algorithm, enabling an automatically control of the position of the camera. The device has been tested indoors and outdoors. The camera is able to keep a tracked object close to the center of its field of view. The power consumption of the control system is 2 W. A reconfigurable part reaches the computing performance of 3200 MOPS.     

可重构计算硬件平台的改进设计

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷,提出一种改进设计。基于支持二维重构区域的Virtex-4现场可编程门阵列(FPGA)芯片,使重构模块放置更灵活、芯片面积利用率更高,通过将单片FPGA和外设集成在一块印刷电路板上,使系统的结构更紧凑,利用FPGA内嵌微处理器减轻通信和访存开销。调试结果表明,改进平台灵活性较高、功能和可扩展性更强。