高性能直接数字式低频率合成器设计

针对采用当前方法进行高性能直接数字式低频率合成器设计时,难以计算出直接数字式低频率合成器的查找表地址的宽度,存在输出频率分辨率较低、相位噪声较高的问题,提出一种基于FPGA的高性能直接数字式低频率合成器设计方法。该方法对直接数字式低频率合成器原理进行分析,得到直接数字式低频率合成器的正弦波公式,在此基础上采用进位链与流水线技术相结合的方法计算查找表地址输入的宽度,得到满足查找表内的数据长度范围,并结合相位累加器对数字式锯齿波进行输出,获取数字式锯齿波的若干相位作为ROM的地址输入,然后对输入地址进行查表以及运算处理,由此完成高性能直接数字式低频率合成器设计。实验结果表明所提方法能够有效提高直接数字式低频率合成器的频率分辨率,同时具有较强的抵抗相噪能力。     

基于低相噪的Ku波段频率合成器研究

频率合成器主要以精准的传输方式以及稳定的传输形态进行信号传输。文章以Ku波段低相噪频率合成器为主要研究对象,针对频率合成器的技术内容进行多角度、多层次、多维度的分析和论述,结合笔者在频率合成器领域的科研经验,提出一系列与Ku波段低相噪频率合成器相关的研究内容。     

低相噪、低杂散数字锁相频率合成器

本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证。     

低相噪、低杂散数字锁相频率合成器

本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证.     

选择低相位噪声频率合成器的最佳带宽

从分析频率合成器的相位噪声入手，研究并给出了线性近似条件下，低相位噪声频率合成器的最佳环路带宽的选择方法，并用Ｖｉｓｕａｌ　Ｃ＋＋开发软件进行计算机辅助分析和验证。     

一种低相噪宽带频率合成器实现

简述了宽带小步进频率合成器的常规实现方法。着重介绍了一种基于DDS＋PLL结构简洁的宽带小步进频率合成器。DDS在锁相环中用作小数分频器，对合成器的相噪指标进行了深入的分析，并详细阐述了合成器的设计思想和电路实现方法。结合要求给出合成器电路板的合理布局，同时完成了样机设计。测试结果显示，合成器具有大带宽、小步进、低相噪等特点，可应用于小型化的雷达信号模拟器。     

基于CRO的低相噪频率合成器设计

频率合成器是现代电子系统的重要组成,本文采用同轴陶瓷介质振荡器(CRO)进行了压控振荡器(VCO)设计,给出了频率合成器的实现原理和设计方法,实现了低相噪的频率合成器模块,并对其性能进行了测试。     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

L波段低相噪、快锁定频率合成器研制

小数分频（FNPLL）频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE．VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。     

基于DDS激励PLL宽带低杂散频率合成器

在微波频段,为了实现小步进、低相噪的宽带频率合成器,常采用直接数字合成(DDS)激励锁相环(PLL)的方式,但要同时实现低杂散(特别是近端杂散)则相对困难。本文基于 DDS 低杂散技术进行了研究,并介绍一种改进的基于 DDS激励 PLL技术实现的宽带频率合成器,可有效改善杂散抑制指标。设计所得到频率合成器频率范围为4 GHz~8 GHz,步进为100 kHz,杂散抑制指标可以满足全频段≤-70 dBc。     

一种低相位噪声采样时钟源的设计

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。     

低相噪数字锁相间接频率合成器的研究

在较详细分析常规移频数字锁相频率合成器的基础上,提出了倍相反馈、双反馈及相噪相消三种以数字锁相为核心的低相噪间接频率合成器,并对此进行了较详细的理论分析和讨论。     

一种低相位噪声的微波频率合成器

本文介绍一种结构紧凑、价格便宜、最主要的是具有低相位噪声的微波频率合成器。它适用于那些对偏离载波近端的相位噪声抑制要求较高的卫星通信系统。这种频率合成器采用了双环路分频式频率合成的方案。     

低相噪高分辨率Σ-Δ调制小数分频频率合成器的研究

基于Σ-Δ调制小数分频频率合成器技术,采用MAXIM公司的Σ-Δ调制小数分频频率合成器MAX2150输出频率393.999MHz,实现了高分辨率(1kHz)、低相噪(<-103dBc/Hz@1kHz)、低杂散(<-60dBc),该频率合成器的性能指标达到了较高水平。     

宽带高稳定、低相噪直接式频率合成器的设计及分析

以某系统配套的宽带高稳定、低相噪直接式模拟频率合成器课题为背景,研究了直接式模拟频率合成器的相位噪声、频率捷变时间以及电磁兼容技术。并利用本文的研究方法和成果,研制成功小型化、模块化的S波段频率合成器,其相位噪声、杂散抑制度、频率捷变时间等指标均满足系统的要求。     

一种新型的PLL／DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环技术和直接数字频率合成器有机地结合起来，只需在一般的单环频率合成器的基础上增加少量器件，就可以获得精确的频率分辨和相当低的相位噪声，性能大大优化单环频率合成器而仅略低于双环，结构却比环简单，成本也较低。     

一种C波段低相噪锁相频率合成器

在较详细分析常规移频数字锁相频率合成器的基础上,提出了一种C波段低相噪频率合成方法,并进行了分析、讨论,最后给出了研制结果。     

低相噪毫米波频率合成器设计

简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成（DDS）技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc／Hz@10kHz,提升了整个毫米波通信系统的性能。     

一种C波段低相噪锁相频率合成器

在较详细分析常规移频数字锁相频率合成器的基础上,提出了一种Ｃ波段低相噪频率合成方法,并进行了分析、讨论,最后给出了研制结果。