一种快速锁定PLL的电荷泵设计

设计了一种减小PLL锁定时间的新型电荷泵.该电荷泵电路由频率到无死区鉴频鉴相器电路(PFD)、电压转换电路(FVC)、电压到电流转换电路(VCC)以及一些逻辑控制电路和高精度低失配电荷泵组成.基于Chartered 0.25 μm CMOS工艺库的Spectre仿真结果,锁相环的锁定时间降低到原来的50%.     

一种低功耗低电流失配可编程电荷泵

基于0.13 μm CMOS工艺,实现了一种适用于超宽带EOC-Tuner频率合成器的低功耗可编程电荷泵。通过延迟调节单元基本消除了电荷泵控制信号的延迟失配,采用辅助管降低电荷共享的影响,采用误差放大器实现电流精确匹配。后仿结果表明,电荷泵的标准电流为10~160 μA,电流变化步长为10 μA;当输出电流为160 μA时,电流失配低于0.6%,基本消除了电流失配;在0.3~1.2 V输出电压范围内,电流波动为6.4%,避免了沟道长度调制效应的不良影响;延迟失配和电荷共享导致的电流过冲低于20%;当锁相环环路锁定且电源电压为1.5 V时,电荷泵和鉴频鉴相器仅消耗电流197 μA。流片测试结果表明,锁相环输出信号频率为675 MHz时,电荷泵产生的参考杂散约为－64.81 dBc。     

低杂散锁相环中鉴频鉴相器与电荷泵的设计

采用TSMC 0.18 μm 混合CMOS工艺,设计了一种应用在1.571 GHz GNSS接收机中低杂散锁相环的鉴频鉴相器与电荷泵电路。鉴频鉴相器采用两相非重叠时钟结构和延时可控电路,实现了鉴频鉴相器的延时失配最小化和导通时间可调,在降低杂散的同时消除死区。电荷泵采用4路控制信号和1路可控充电和放电电路,有效地优化了电流失配和电荷泵电流的大小,进一步降低锁相环的杂散。测试结果表明,在电源电压为1.8 V,电荷泵电流为100 μA 时,延时失配和充放电电流失配近似为0,杂散为－71.77 dBc@16.375 MHz。     

一种集成在DC DC芯片中的电荷泵锁相环设计

设计了一种集成在DC DC芯片中的电荷泵锁相环。其中鉴频鉴相器(PFD)在传统的D触发器结构的基础上增加了复位延迟电路的延迟时间,减小了鉴相“死区”;电荷泵采用充放电电流对称的源极开关结构,解决了电流失配和电荷注入作用的影响;另外,设计了一种可编程的由D触发器构成的分频器电路。基于CMOS工艺,采用Cadence仿真软件对其进行仿真,结果表明该电荷泵锁相环在锁定时间、频率范围、相位抖动等方面均达到了指定的性能需求,且工作特性较好。其性能指标是：电源电压2.4 V,频率调节范围250～750 kHz,锁定时间＜50 μs,相位抖动＜30 ns。     

一种低杂散锁相环频率综合器

基于SMIC 0.13 μm CMOS工艺,设计了一种锁定频率范围为0.25~1.25 GHz的低杂散锁相环频率合成器。该电路采用一种改进的高精度电荷泵,以减小电荷共享、电流失配等非理想效应,降低了相位误差,减少了输出信号的参考杂散;采用压控电阻器作为延迟单元,设计了一种输出频率广、相位噪声低的压控振荡器。Spectre仿真显示,输出电平在0.3~1.1 V范围时,电荷泵的充放电电流失配仅为0.2 %,锁相环锁定后的杂散小于-90 dBm,满足了低杂散的设计要求。     

2.4GHz频率综合器中低杂散锁相环的设计

在带电荷泵的锁相环频率综合器中,设计低杂散锁相环的关键是减少鉴频鉴相器和电荷泵的非理想特性以及提高压控振荡器的性能.采用TSMC 0.18 μm CMOS工艺,设计了一种改进型锁相环电路.仿真结果显示,在1.8V基准电压供电时,电荷泵电流在0.3～1.6V电压范围内匹配度小于1μA,电流失配率小于0.2％,压控振荡器在中心频率2.4 GHz频偏1 MHz时的相位噪声为-124.3 dBc/Hz@1 MHz,环路参考杂散降为-60 dBm.     

超高频1500MHz ECL前置固定分频器的研究

本文介绍了超高频1500MHz ECL前置固定分频器S1534的设计和研制。我们通过模拟实验确定单元电路结构,运用计算机SPICE程序确定各级电路的工作电流分配。在制作上,我们采用国内最先进的氧化物隔离第三代技术——氧化物隔离等平面S工艺和全离子注入工艺。本课题的研究实现了提高器件速度的目的,把我国“七五”时期的1000MHz ECL分频器性能提高到了1500MHz工作频率的新水平。     

一种基于SCL结构的高精度差分型PFD的设计

介绍一种基于场效应管源级耦合逻辑(SCL)结构的高精度差分型鉴频鉴相器(PFD)的设计,包括构成PFD的SCL结构基本单元--SCL结构D触发器、与非门、倒相器和缓冲单元.仿真实验结果表明,该PFD不仅能够减小死区范围,提高鉴相精度到50 ps,而且具有速度快、功耗低(仅47 mW)的特点,在低抖动锁相环路设计中有着广泛的应用.     

一种宽电源范围时钟IP设计北大核心

提出了一种适用于1.8/2.5/3.3 V宽电源范围的时钟IP电路结构。为了抑制电源变化时鉴频鉴相器(PFD)复位脉冲信号对电荷泵(CP)性能所产生的影响，提出了一种恒定复位脉宽产生电路结构。采用超低失配CP,增加输出电流匹配性，当控制电压在0.2～(VDD-0.2) V范围内变化时，IUP/IDN电流失配小于0.09%。引入对称负载结构环形振荡器(RO),抑制电源变化对环路性能所产生的影响。基于SMIC 180 nm CMOS工艺，完成整体电路设计与仿真，输出频率为100～500 MHz。仿真结果显示，当输入参考频率为50 MHz、输出频率为250 MHz时，在1.8/2.5/3.3 V电源电压下，功耗分别为8.2/12.5/18.4 mW,参考杂散低于-74 dBc,输出均方根抖动为1.8 ps。     

一种新型高精度DLL鉴相器设计

 本文从研究静态相位误差对DLL(Delay-Locked Loop)环路的影响入手,基于Hogge和Alexander结构鉴相器,设计了一款用于30相500MHz DLL的新型高精度鉴相器.与传统的线性鉴相器和二进制鉴相器相比,文中提出的新型鉴相器电路既具有理想线性鉴相器的特点,又解决了电荷泵开启死区的问题,消除了电流舵结构的电荷泵因电流失配带来的静态相位误差.对该鉴相器电路进行0.13μm CMOS工艺下的版图实现,版图之后的仿真结果显示:该鉴相器能正确鉴别1ps以上的相位延迟差,鉴相的精度高达0.18°,完全满足设计要求.     

几何位相非线性变化的实验研究

本文报道了Pancharatnam位相非线性变化的实验研究，实验结果与理论预言符合得很好。Pancharatnam位相的这种非线性可能在光开关中得到应用。     

DRFM相位校正技术研究

DRFM复制信号的相位不连续会破坏输出信号的相干性，影响干扰效果。将信号取样的起始和终止相位之差记录下来，并在信号复制时进行相位补偿的新技术，可以消除复制信号首尾相位差，并简化电路。3比特相位DRFM中相位校正的精度优于π／4。     

基于线性移相误差的[WT《A》]N步移相算法

移相误差是影响移相干涉术测量精度的主要来源,针对移相器的线性移相误差,文中提出一种新型的移相干涉术算法-N步移相算法。该算法通过最小二乘法估计出移相器做等步移相时的实际移相相位,利用上述估计值代入相位计算公式获得被测物体的相位分布。同时对该算法进行仿真研究,其结果表明,算法能准确地估计移相相位,获得被测物体的精确相位分布,并可实现λ/100的高精度测量,且在测量精度上明显优于其他算法。     

提高相位干涉仪测向精度与改善测角范围的探讨

简单介绍单基线相位干涉仪测向的基本原理，针对其测向范围与测向精度的矛盾，利用多基线相位干涉仪即可解决这一矛盾，既能增大测向范围，又可以达到高的测向精度，关键在于如何解相位模糊问题，文章给出一种解模糊的方法。     

和差两路相位不平衡性探讨

对和差两路相位的形成、影响相位不平衡性因素进行详细的分析，并在此基础上，提出减小和差两路相位差的方法。     

一种改进的射频相位校准方法

根据微差变频移相原理,提出了一种射频相位校准的新方法.该新方法采用固定电长度,微小改变信号频率实现移相的新途径对射频相位进行校准.理论分析和实测结果证明,此新方法能提高射频相位的校准准确度,在实际工作中有一定的实用性.     

基于相位测量法测量透射式相位光栅的表面形貌

建立了一套基于马赫-曾德尔干涉仪的测量系统,获得了透射式相位光栅的相位信息并推算出光栅的表面形貌。给出了相位测量法的基本原理,运用傅里叶变换法和相位解包裹技术,对实验系统采集的干涉图的相位信息进行处理并计算出光栅的高度、周期和底角等结构参数。结果表明,该测量方法和系统能够精确地测量光学相位元件的表面形貌,具有较高的实用价值。     

卫星通信地球站终端设备锁相源相位噪声分配方法

提出一种单路单载波卫星通信地球站终端设备中各锁相源相位噪声的分配方法，并联系地球站终端设备的研制任务给出一个实例。     

Frequency Independent Nonlinear Feedforward Phase Estimator

The major focus of this work deals with fast and efficient phase estimation in an additive white Gaussian noise environment, where the received signal is a function of both phase and frequency error (, ). The paper proposes a modified version of the Viterbi and Viterbi phase estimator, and compares this modified version with the original. The comparison is performed in terms of two criteria – estimator variance and phase ambiguity resolution. Results suggest that the new estimator has a lower variance than the original technique when a frequency error is present. In addition, when the frequency is perfectly synchronized, the two estimators yield similar performances at moderate to high levels of signal-to-noise ratios. Phase ambiguity resolution by unique word preambles is also investigated. Although the new estimator requires additional processing to resolve ambiguity, its probability of resolution error is shown to be almost the same as for the V & V estimator.     

鉴相方法的分析与比较

简要介绍了干涉仪测向中模拟和数字两种相位差测量方法,重点对这两种方法的测向误差进行了分析,最后对鉴相方法进行了比较。