Nb／C_（60）／p型Si结构的特性

研究了Ｎｂ／Ｃ６０／Ｐ型Ｓｉ结构的电学特性．Ｉ－Ｖ结果表明这一结构具有强整流效应，这意味着在Ｃ６０／Ｓｉ界面附近存在着一个势垒，或称Ｃ６０／Ｓｉ异质结．高频Ｃ－Ｖ结果表明在Ｃ６０层中存有约１０１２～１０１３ｃｍ－２的可动负离子．这些离子的松弛温度高于３５０Ｋ，冻结温度低于２６０Ｋ，以及在３００－３７０Ｋ的测量温度范围内，Ｃ６０膜的相对介电常数与温度无关，即εＣ６０＝３．７±０．１．     

固体C_(60)/n型GaAs接触电学性质

本文研究了固体C60和n型GaAs构成的异质结的电学特性，电流-电压测量结果表明这种接触具有相当理想的整流特性，其理想因子接近于1．电流-温度测量表明，在固定正向偏压下，其电流是温度的指数函数，从中可以确定接触的有效势垒高度为1．02eV高频C-V和深能级瞬态谱（DLTS）测量结果表明，在GaAs导带以下0．35eV附近存在着密度为1011／cm2的界面态，这些界面态可能起源于C60和GaAs的相互作用．     

固体C_(60)/n-GaN接触的电学性质

本文通过在ＧａＮ衬底上生长固体Ｃ６０膜制成了Ｃ６０／ｎ－ＧａＮ接触,并对其电学性质作了测量．我们发现该接触是理想因子接近于１的强整流接触异质结．在偏压为±１Ｖ时,其整流比高达１０６．在固定正向偏压条件下,异质结电流是温度倒数的指数函数,通过求激活能得出异质结的有效势垒高度为０．５３５ｅＶ．本文还发现,固体Ｃ６０／ｎ－ＧａＮ样品中Ｃ６０的电导随着正向偏压的增加而迅速变大．这种现象被认为起因于ｎ－ＧａＮ对Ｃ６０的电子注入．     

固体C_(70)/Si异质结的界面电子态

用深能级瞬态谱和高频电容 -电压技术研究了固体 C70 /Si异质结的界面电子态 .研究结果表明在 C70 /Si的界面上明显存在三个电子陷阱 Eit1( 0 .1 94)、Eit2 ( 0 .2 62 ) ,Eit3( 0 .40 7)和一个空穴陷阱 Hit1( 0 .471 ) ,以及在 C70 /Si界面附近存在着固体 C70 的电子和空穴陷阱引起的慢界面态 .结果还表明 C70 膜的生长温度对 C70 /Si的电学性质有重大影响 ,2 0 0℃生长的 C70 /Si界面远优于室温生长的     

退火对C_（60）薄膜电学性质的影响

本文研究了退火对Ｃ６０膜电导率的影响．结果表明，从室温到２００℃的温度范围内，Ｃ６０膜具有明显的半导体性质，室温电导率在１０－５～１０－７（Ω·ｃｍ）－１的范围内．薄膜在２００℃温度下恒温保持过程中，当时间小于２．５小时时电导率的增大是由于薄膜中不稳定的ｈｃｐ相的减少引起的；而相互通连的晶粒数目的减少导致退火时间大于２．５小时的薄膜电导率的减小．相互通连的晶粒数目的减少使得晶间势垒变高，从而使电导率变小．通连晶粒间缺陷的减少导致激活能变大，这些缺陷在Ｃ６０膜的能带中引入缺陷态．σ－１／Ｔ图中高温区域电导偏     

固体C70/Si异质结的界面电子态

用深能级瞬态谱和高频电容-电压技术研究了固体C70/Si异质结的界面电子态.研究结果表明在C70/Si的界面上明显存在三个电子陷阱Eit1(0.194)、Eit2(0.262),Eit3(0.407)和一个空穴陷阱Hit1(0.471),以及在C70/Si界面附近存在着固体C70的电子和空穴陷阱引起的慢界面态.结果还表明C70膜的生长温度对C70/Si的电学性质有重大影响,200℃生长的C70/Si界面远优于室温生长的.     

Si／SiGe／Si双异质结晶体管（HBT）物负阻特性

同质结硅双极晶体管在共射极状态下工作中,在高集电极－发射极电压、大电流下,由于热电正反馈,容易发生热击穿,这限制了晶体管的安全工作区域。本文报道了在大电流下,由于热电负反馈,重掺杂基区Si/SiGe/HBT出现了负阻特性,并对这一现象进行了新的解释,认为这是由于大电流下耗散功率增加,基区俄歇复合导致电流增益随温度增加而减小的结果。这一现象有利于改善大电流下双极晶体管的抗烧毁能力,证明Si/SiGe/HBT适于大功率应用。     

C_(70)/GaAs异质结的电学性质

在高真空系统中 ,将 C70 膜淀积在 n-和 p- Ga As(10 0 )衬底上 ,制成 C70 / n- Ga As和 C70 / p- Ga As两种接触 ,并对它们的电学性质作了研究 .结果发现两种接触均为强整流结 ,在偏压为± 1V时 ,C70 / n- Ga As和 C70 / p- Ga As接触的整流比分别大于 10 6 和 10 4,并且它们的理想因子都接近于 1.当正向偏压固定时 ,它们的电流均是温度倒数的指数函数 ,从中确定两种异质结的有效势垒高度分别为 0 .784和 0 .5 31e V .用深能级瞬态谱 (DL TS)在 C70 / Ga As界面上观察到电子陷阱 E(0 .6 40 e V )和空穴陷阱 H3(0 .82 2 e V) ,以及用电容 -时间 (C- t)     

Si电光调制器与GeSi／Si异质结探测器的集成

提出了一种调制器与探测器集成的方案。它是在＜１００＞ｎ＾＋－Ｓｉ衬底上用外延、两次扩散等常规工艺先制作Ｓｉ脊表波导光调制器，接着在调制器光输出端的波导上用分子束外延和反应离子刻蚀制作ｐ－Ｇｅ０．６Ｓｉ０．４／ｐ－Ｓｉ探测器。     

GaP／Si异质结的制备及特性

用低压预处理液相外延方法在Ｓｉ衬底上生长了ＧａＰ外延层．解决了由于硅衬底极易氧化而造成的局部生长问题．从外延层中Ｓｉ的含量、固相组分的化学计量比、表面形貌等方面来比较，以Ｓｎ为生长熔体好于Ｇａ或Ｉｎ．外延片表面的小平台和台阶状结构是由于晶格失配的应力场分布不均匀造成的．位错腐蚀结果证明了这种分析．ＬＰＥ生长的ＧａＰ／Ｓｉ片光致发光峰值波长为５４０ｎｍ．     

与Si 工艺兼容的Si/ SiGe/ Si HBT 研究

我们对Si/SiGe/Si HBT及其Si兼容工艺进行了研究,在研究了一些关键的单项工艺的基础上,提出了五个高速Si/SiGe/Si HBT结构和一个低噪声Si/SiGe/Si HBT结构,并已研制成功台面结构Si/SiGe/Si HBT和低噪声Si/SiGe/Si HBT,为进一步高指标的Si/SiGe/Si HBT的研究建立了基础。     

9μmp~＋－Ge_xSi_（1－x）／p－Si异质结内光电红外探测器

用分子束外延方法生长了ｐ＋－ＧｅｘＳｉ１－ｘ／ｐ－Ｓｉ异质结，并用平面工艺制成了内光电红外探测器，器件截止响应波长达９μｍ，在５２Ｋ时，Ｒｖ５００Ｋ＝３．３×１０３Ｖ／Ｗ．     

Si／SiGe HBT高频特性的模拟与分析

给出了适用于分析复杂结构ＨＢＴ的电荷传输延迟时间及截止频率的电荷分配模型（ＣＰ）。模拟了Ｓｉ／ＳｉＧｅＨＢＴ的高频特性。模拟结果显示Ｓｉ／ＳｉＧｅＨＢＴ的频率特性较ＳｉＢＪＴ大为改善，而基区及集电结ＳＣＲ区的电荷输运时间将成为提高Ｓｉ／ＳｉＧｅＨＢＴ截止频率的主要制约因素。与实验报道的对比证实了本模型可作为优化器件设计的有效手段。     

应变异质结ZnSe／Si2（110）的价带带阶的第一原理计算

本文从第一原理出发,用Linearized-Muffin-Tin(LMTO)能带方法对应变超晶格（ZnSe)n/(Si2)n(110)(n=2-7)进行自洽计算,在此基础上采用冻结势计算了应变异质结ZnSe/Si2(110)的价带带阶,得到其理论值为0．93eV,说明该异质结的价带带阶值较大,由其构成的量子阱对空穴运动有较强的限制作用。     

Si／SiGe／Si双异质结晶体管异质结势垒效应（HBE）研究

本文研究了不同温度下Ｓｉ／ＳｉＧｅ／Ｓｉ双异质结晶体管异质结势垒效应，研究发现，集电结处价带能量差△Ｅｖ越大，ＨＢＥ越明显，在给定的△Ｅｖ下，随着温度的降低，ＨＢＥ越显著。     

新型低温高增益SiGe／Si HBT的研究

分析了硅双极晶体管电流增益在低温下减少的原因，通过优化设计，研制出在液氮温度睛具有高增益的ＳｉＧｅ／ＳｉＨＢＴ，并分析了工作的机理。