数字中频正交解调器及其FPGA实现

本文介绍了数字中频正交解调的基本原理,提出了一种适用于宽带通信系统的数字中频解调实现方案,结合具体实例构建了一个通用硬件平台,并在这个通用硬件平台上通过调用不同的软件实现多种传输速率、多种调制方式的解调功能,该方案可广泛应用于数字化多频段多模式电台(MBMMR)、宽带CDMA、软件无线电等通信系统中。     

基于FPGA的低资源低功耗星载解调器实现

星载解调器功能的日趋复杂带来了FPGA资源及功耗的大幅增加,这将对星载系统的可靠性造成不利影响。为了解决这个问题,提出了一种从算法选择及FPGA实现两方面来节约资源降低功耗的方法。首先对FPGA的资源及功耗特点进行了分析,然后以星载解调器设计为例,具体论述了开发过程中在算法选择以及具体实现过程中进行的低资源及低功耗设计方法。并对采用该方法设计的解调器进行了资源统计以及功耗测试,结果表明,该方法对解调器的资源及功耗进行了较好的缩减,提高了其可靠性。     

基于FPGA的超声信号数字正交解调器

利用FPGA设计用于检测微弱超声信号的数字正交解调器.将经高速A/D采样的数字信号分为两路正交的基带信号,通过数字混频、低通滤波和数据抽取,最后从两路正交基带信号中提取出超声回波信号的幅度信息.本文对数字正交解调进行了理论分析,并分别利用FPGA中的内建RAM实现数控振荡器,内嵌乘法器实现数字混频,IP核实现低通滤波器,及宏模块实现数学运算.对玻璃杯的扫描成像实验结果,证明了设计的正确性.     

信号解调器的FPGA硬件实现

在电子战侦察接收机中,需要硬件解调器对通信信号实时解调信息。本文以AM、SSB、和DPSK调制信号为例,研究了上述几种调制信号适合于在FPGA中硬件解调的方法,给出了数学模型,硬件实现框图,并讨论解决了数字增益控制、本地载波恢复、码元定时等工程实现中的技术难点。     

基于FPGA的FIR数字滤波器的设计

提出了一种采用现场可编程门阵列器件(FPGA)设计FIR数字滤波器的方案,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求.     

基于FPGA的对称MAC FIR数字滤波器的设计

对传统直接型FIR滤波器进行了改进设计,给出了一种对称MAC FIR数字滤波器的FP-GA实现方法,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求。     

基于射频直接采样的短波软件无线电台的设计及实现

该文详细介绍了一种实用的短波软件无线电方案,并根据所提方案实现了短波软件无线电台:利用TI公司生产的TMS320C6201完成了AM、SSB、FM等短波信号的发射与接收。此电台的接收采用对射频直接取样,是较理想的短波软件无线电结构。     

基于FPGA的全数字相干解调器的实现

相干解调方案的抗噪能力和误码性能优良,广泛用于全数字接收机中.载波同步和位同步是其中的关键技术,直接影响到解调性能.本文以QPSK信号为例,用修正科斯塔斯环实现载波同步,用基于数字内插和Gardner算法的锁相环结构恢复定时时钟,并从工程应用的角度论述了相干解调器的硬件设计要点.最后在低成本FPGA芯片上验证了设计的可行性和正确性,该解调器抗噪性能良好,高速且实时,具有很大的工程参考价值.     

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

QPSK中频全数字解调器的研究与FPGA实现

基于QPSK调制方式的高效率、低误码率、频谱性能好等特点,本文采用可编程逻辑器件CycloneⅡEP2C70F896C6N成功地实现了QPSK全数字解调的电路的设计。分别在MATLAB软件和Quartus Ⅱ9.0软件中进行了解调器中的核心模块的设计和仿真,同时在各个模块仿真成功的情况下,对整体电路进行了仿真。输入端的信号都为20MHz的中频已调信号,最后准确解调出基带信号。通过比较Quartus II仿真结果和MATLAB仿真结果,解调出来的结果是一致的,这也说明了所设计的解调模块是正确的。在信噪比为10dB时,误码率达到10-3,显然电路的设计能够达到要求的性能指标。     

基于FPGA的短波红外探测器配置方法研究

针对InGaAs短波红外探测器的配置需求,提出并设计了基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的短波红外探测器配置方法。以FPGA作为核心处理器,利用VHDL语言实现了短波红外探测器的配置功能。通过RS-232接口,可与上位机进行通信和在线发送及调整探测器输出数据的顺序等参数,并通过指令切换探测器的积分之后读出(Integrate Then Read,ITR)工作模式和积分同时读出(Integrate While Read,IWR)工作模式。实际应用表明,本文的配置方法能够使短波红外探测器正常工作,能够灵活调整工作模式和配置参数,满足短波红外探测器的实际应用需要。     

基于FPGA的快速中值滤波器设计与实现

针对传统数字信号处理器件速度上的瓶颈问题,提出了一种基于FPGA的快速中值滤波器设计方法,阐述了快速中值滤波器的硬件构架设计和寄存器传输级代码的实现,对整个系统进行了仿真,并对结果进行了分析说明。     

一种基于FPGA的高效数字上变频的设计与实现

介绍了一种基于软件无线电多制式短波电台的高效数字上变频的设计与实现,利用Matlab整定滤波器参数,并在quartus Ⅱ开发环境下构建系统模型以及在modelsim软件下进行仿真.结果表明:基于FPGA设计的数字上变频器能够满足多制式短波电台性能指标要求,并且减少了硬件资源消耗,具有灵活性、通用性高和修改参数方便等特...     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

基于FPGA的高阶音频均衡滤波器设计

文中设计的均衡滤波器充分利用FPGA内部资源、时间换取空间的方法,在EPIC3系列的FPGA内实现1 024阶FIR数字均衡滤波器,并通过重栽系数,可实现多种频率响应的均衡特性、简易数字均衡滤波器的功能,达到了设计目的.     

基于Matlab和FPGA的FIR数字滤波器设计及实现

基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的Cyclone II系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方案的正确性,与传统的数字滤波器相比,本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。     

基于FPGA的平方根升余弦滤波器设计

为了满足陆上集群无线电(TETRA)数字集群系统对基带信号成形处理的要求,提出了一种用于TETRA数字集群系统的平方根升余弦(SRRC)滤波器设计,论述了基带成形滤波和SRRC滤波器的基本原理,分析了窄带调制带宽限制、TETRA邻道干扰限制和滤波器阶数等需解决的问题,论述了滤波器参数设计和FIR滤波器FPGA实现等关键技术,完成了对基于FPGA的SRRC滤波器设计的仿真分析。     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

基于FPGA的任意波形发生器的设计与实现

提出了一种基于FPGA（现场可编程门阵列）采用DDS（直接数字频率合成器）技术的任意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件,辅以D／A转换器、程控放大和人机接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现,低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。