半导体器件与工艺综合

利用器件与工艺综合的思想,开发出自顶向下的新的器件和工艺设计方法,实现了该设计方法的MOSPAD软件,并利用MOSPAD系统做出了一定的综合结果. 做出了关于器件与工艺综合的两个实例,即对FIB器件的器件综合和对阱形成工艺模块进行的工艺综合,并证明了自顶向下的器件与工艺综合思想的可行性.     

半导体器件与工艺综合

利用器件与工艺综合的思想,开发出自顶向下的新的器件和工艺设计方法,实现了该设计方法的MOSPAD软件,并利用MOSPAD系统做出了一定的综合结果. 做出了关于器件与工艺综合的两个实例,即对FIB器件的器件综合和对阱形成工艺模块进行的工艺综合,并证明了自顶向下的器件与工艺综合思想的可行性.     

高可靠电子产品中3D-plus器件装配工艺可靠性研究

与传统的表面贴装器件相比,3D-plus封装形式的器件Z向尺寸较大、重心较高,影响器件的力学适应性。其特殊的封装工艺带来了引线搪锡、焊接及防护等诸多工艺困难。介绍了3D-plus封装器件的结构工艺特点。总结了该类器件电装全过程中的实施工艺。通过开展相关的工艺可靠性试验,证明在现有的工艺条件下采用目前的实施工艺能够满足产品的高可靠性实施要求。     

RTD与PHEMT集成的几个关键工艺

在新型的共振隧穿二极管(RTD)器件与PHEMT器件单片集成材料结构上,研究和分析了分立器件的制作工艺,给出了分立器件的制作工艺参数.利用上述工艺成功制作了RTD和PHEMT器件,并在室温下分别测试了RTD器件和PHEMT器件的电学特性.测试表明:在室温下,RTD器件的峰电流密度与谷电流密度之比提高到1.78;PHEMT器件的最大跨导约为120mS/mm,在Vgs＝0.5V时的饱和电流约为270mA/mm.这将为RTD集成电路的研制奠定工艺基础.     

基于STI工艺的高压LDMOS器件设计与优化

在LDMOS功率器件设计中可以引入STI工艺替代LOCOS工艺来进一步抑制表面电荷效应,以提高LDOMS功率器件的耐压强度及降低比导通电阻。本文将介绍STI工艺的优势和LDMOS器件设计原理,并在TSMC 0.6μm BCD工艺为基础上增加STI工艺流程来设计一款适用于汽车电子应用的40V LDMOS器件。通过ATHENA（工艺模拟）和ATLAS（器件仿真）仿真实验与器件参数提取,表明采用STI工艺的LDMOS器件比采用LOCOS工艺的LDMOS器件在耐压漂移区长度比方面提高了23.40%,且比导通电阻降低了66.12%。     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留     

微波脉冲功率器件瞬态热阻测试研究

介绍了功率器件装配过程中控制芯片烧结工艺参数的重要性,用显微红外热像仪测试了器件烧结工艺参数优化前后的微波瞬态热像,由热像测试数据计算出器件的热阻,并对器件的热阻值进行了比较,结果表明,通过烧结工艺参数优化,可以将器件热阻降低约20%。     

一种SiGe BiCMOS高速PNP器件的设计

设计了一种适用于SiGe BiCMOS工艺的低成本、高性能垂直结构PNP器件.基于仿真结果,比较了不同发射区和基区制作方法对器件特性的影响.在确定器件结构和制作工艺的基础上,进一步优化了器件特性.基于仿真得到的工艺条件所制作的PNP器件,其特性与仿真结果基本一致.最终优化的PNP器件的电流增益为38,击穿电压大于7V,特征频率为10 GHz.该PNP晶体管改善了横向寄生硅基区PNP晶体管的性能,减少了垂直SiGe基区PNP晶体管工艺的复杂性,采用成本低廉的简单工艺实现了优良的器件性能.     

工艺综合及其在MOSFET和双极器件中的应用

工艺综合是一种自顶向下的工艺、器件设计方法。文章通过应用于MoS器件和双极型器件的工艺与器件设计，介绍工艺综合并验证工艺综合思想；介绍了基于工艺综合开发的MO-SPAD软件系统。在工艺综合系统中，使用响应表面法可加速综合的速度。     

QFN器件组装工艺缺陷的分析与解决

介绍了QFN封装器件的优点,指出了QFN器件常见的组装工艺缺陷类型,分析了QFN器件组装工艺缺陷形成的原因,给出了改善这些工艺缺陷的措施,对组装过程中QFN工艺缺陷的分析与解决有一定的实用意义.     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留.     

与常规CMOS工艺兼容的高压PMOS器件设计与应用

采用常规P阱CMOS工艺,实现了与CMOS工艺兼容的高压PMOS器件。制作的器件,其击穿电压为55 V,阈值电压0.92 V,驱动电流25 mA。对所设计的CMOS兼容高压PMOS器件的制造工艺、器件结构和测试等方面进行了阐述。该器件已成功应用于VFD平板显示系列电路。     

RTD与PHEMT集成的几个关键工艺

在新型的共振隧穿二极管(RTD)器件与PHEMT器件单片集成材料结构上，研究和分析了分立器件的制作工艺，给出了分立器件的制作工艺参数．利用上述工艺成功制作了RTD和PHEMT器件，并在室温下分别测试了RTD器件和PHEMT器件的电学特性．测试表明：在室温下，RTD器件的峰电流密度与谷电流密度之比提高到1.78;PHEMT器件的最大跨导约为120mS/mm,在Vgs＝0.5V时的饱和电流约为270mA/mm．这将为RTD集成电路的研制奠定工艺基础．     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求.     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求.     

利用BiCom3硅锗高速半导体工艺发展新一代高效能模拟器件

BiCom3是一种适合高速器件设计的先进高效能互补Bi-CMOS工艺,不仅提供很高的晶体管转换频率(transit frequency),还具备绝佳的线性特性和精准度.BiCom3以现有的数字工艺器件库为基础,包含种类齐全的数字器件.并整合数字逻辑与双极电路结构以制造更复杂的功能.近来有许多以无线通讯、医疗影像以及高阶测试与量测为目标的创新器件出现,代表了此工艺在高速器件设计的潜力.本文将介绍工艺本身的特点、工艺与某些器件效能参数的关联以及工艺在实际器件的应用结果.     

RTD的器件结构及制造工艺——共振隧穿器件讲座(6)

介绍RTD器件几种主要器件结构及每种器件结构的优、缺点和应用前景,并介绍了RTD通用制造工艺和工艺中的关键问题。     

300 V IGBT的设计

为了设计一款300 V IGBT,从理论分析了IGBT各工艺参数与器件主要性能之间的关系.并利用Tsuprem4和Medici软件,重点研究了器件工艺参数对器件击穿电压、阈值电压的影响,同时分析了IGBT器件的开关特性及其影响因素,最终得到了兼容CMOS工艺的300 V IGBT的最佳结构、工艺参数.通过计算机模拟得知,该器件的关态和开态的击穿电压都达到了要求,阈值电压为2V,而且兼容目前国内的CMOS工艺,可以很好地应用于各种高压功率集成电路.     

无铅器件逆向转化有铅器件工艺

通过对有铅焊料与无铅器件混用的工艺性问题与质量问题进行分析,论述了无铅器件逆向转化为有铅器件的必要性;介绍了无铅器件焊端材料以及对逆向转化工艺的影响;提出并重点论述了有引线无铅器件、无引线无铅器件和球形焊端无铅器件逆向转化为有铅器件的工艺方法.     

CMOS/SOS器件长期可靠性试验

用本所研制的CMOS/SOS器件作了两项试验,即CMOS/SOS4012长期可靠性试验和不同版图设计、不同器件工艺研制的CMOS/SOS长期可靠性对比试验。试验结果表明:不同版图设计和器件工艺对CMOS/SOS器件可靠性有较大的影响;改进了版图和器件工艺研制的CMOS/SOS器件达到了较高的可靠性;不同栅介质结构的CMOS/SOS器件在高温加电运行中,阈值电压的变化是不同的。