X波段锁相混频频率合成器设计

提出了一种低相噪、低杂散的X波段捷变频频合器的设计方案.首先利用P波段数字锁相环产生跳频基准信号,并通过精心选择器件和优化设计环路滤波器改善相噪和杂散性能,再与X波段频标信号上变频,产生所需信号.测试结果为相位噪声≤-91 dBc/Hz@10 kHz,杂波抑制≤-72 dBc,捷变频时间≤90μs.     

一种超宽带捷变频源的研制

本文介绍了一种超宽带捷变频源的设计与实现过程，该频率源采用直接模拟合成方式，通过合理的频率划分和高性能的开关滤波组件技术实现了超宽带、捷变频、低相噪、低杂散的优异性能，并给出了最终测试结果。实测结果表明该频率源在 Ku 波段 6GHz 带宽范围内具有杂散抑制优于-70dBc，相位噪声优于-103dBc/Hz@1kHz，跳频时间小于 200ns 等的性能。     

一种基于PE3236的L频段频率合成器设计

设计了一种L频段频率合成器,该频率合成器采用大规模锁相集成芯片PE3236构成锁相环电路,外加电压预置电路对VCO控制电压进行快速预置,大大缩短了频率捷变时间,并运用相噪最优理论设计环路参数,实现了低杂散、低相噪、快速频率捷变的性能要求.另外,电路设计可靠性高,具有较大的实用性.     

基于谐波混频的微波低相噪锁相设计

该设计通过谐波混频的方式实现常规分频式锁相环所难以实现的低相噪指标。在理论分析的基础之上,提出微波低相噪锁相环设计方案,制定实际电路结构,通过对电路的调试达到在5.5GHz频点输出-111.30dBc/Hz@10kHz的相噪指标和-67.33dBc的杂散指标。验证了通过谐波混频的方式实现微波低相噪锁相的可行性。     

基于DDS的低相噪捷变频频率源的设计与实现

采用直接数字频率合成(DDS)技术结合梳状谱发生器设计了一种低相噪高杂散抑制的捷变频频率源。由DDS产生的基带信号经小型化开关滤波器后与梳状谱发生器产生的多个点频信号混频,然后经过开关滤波器组滤除杂散分量后放大,最终输出所需频率的信号。介绍了DDS的原理,分析了频率源各项指标,最终完成了相噪≤-110 dBc/Hz@1 kHz、杂散抑制≤-68 dBc、频率切换时间≤150 ns的频率源设计与实现。本设计将DDS和上变频相结合,具有输出信号的高杂散抑制、低相噪、频率快速切换等优点,为雷达、电子对抗等系统的频率综合器设计提供了一种低成本、高性能的选择。     

S波段超宽带抗干扰发射信道的设计与实现

S 波段超宽带抗干扰发射信道作为卫星通信系统机载终端的核心设备,其信道的抗干扰能力直接影响着整个系统的性能。通过跳频技术来提升通信系统的抗干扰能力的关键是提高跳频速度和拓展跳频带宽,因此该超宽带信道杂散、增益平坦度以及载波的低相噪、捷变频速度等性能指标的优劣就显得极为重要。本文基于传统通用芯片设计了采用二次变频的宽带收发信道, 通过切换混频本振、分段开关滤波、多通道一体化集成设计,实现了超宽带信道低杂散、低相位噪声以及高速换频等关键技术指标,并在实际工程应用上得到了验证。     

一种Ku波段小型化多通道微波模块设计

本文提出了一种Ku波段微波模块的设计方法,该方法对频率综合器与接收机进行一体化设计,用直接数字频率合成(DDS)技术产生一路中频复杂波形信号,锁相环产生的本振信号上变频得到发射激励信号;采用滤波放大合成方式合成相参时钟信号。实现了微波模块的低相噪,低杂散,小型化。该模块相噪优于-95 dBc/Hz@1 kHz,杂散优于-70 dBc,跳频时间小于100 ns。     

Ku波段宽带低噪声雷达频率源的研制

介绍一种低相噪、低杂散、宽带的雷达频率合成器方案的设计和实现,该方案采用超低相噪模拟锁相环芯片,并采用双环环内下混频结构,通过对环路滤波器的精心设计,大幅度改善相位噪声和杂散性能。给出设计过程及测试结果。实验证明该方案是成功的,达到的主要技术指标为:输出频率12.8~14.8 GHz,相位噪声-90 dBc/Hz@1 kHz,杂散-55 dBc,步进间隔50 MHz。     

高纯度捷变频频率源研制

介绍了一种新颖的L波段低相噪、捷变频频率合成器.该方案所设计的频率合成器是一种可预置频率的合成器.在方案中,运用2个锁相环, 选择其中一个作为工作环,另外一个作为预置环（即：一个环工作,同时另一环预置下一工作频点, 锁相环锁定时间不影响跳频时间,可以减小环路带宽来提高纯度,得到高纯度频点）.这种乒乓工作原理实现了高纯度、捷变频的跳频源.其输出频率为960～1 160 MHz,步进10 MHz,相位噪声、跳频时间和杂散抑制.文中给出了详细的设计过程、样品研制及测试结果.     

低相噪、低杂散数字锁相频率合成器

本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证。     

一种基于集成锁相技术的宽带频率合成器

简述了机载火控雷达频率合成器的设计方法,着重介绍了一种基于集成锁相技术式的宽带、高可靠的实用型频率合成器.对合成器相噪指标、带宽、捷变频时间进行了深入分析,详细阐述了合成器的设计思想和电路实现方案,其相噪指标类似于锁相合成器而频率切换时间类似于直接合成器.合成器具有大带宽、捷变频、低相噪等特点,可应用于小型化的雷达及信号模拟器系统.     

超宽带低相噪频率合成器的实现

介绍了1种频率范围4~16GHz,步进1MHz的超宽带、小步进、低相噪频率合成器的实现方法。通过混频式锁相环方案,大大降低了环内分频比,选用低相噪器件,以及采用了梳状谱发生器代替传统的大步进环等措施,使输出实现了低相噪指标。在16GHz输出时,相位噪声指标小于-90dBc/Hz(@10kHz)。并通过对合成器指标的分析,阐述了在混频环设计过程中需要注意的一些问题。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

小步进频率合成器的设计

回顾了三种基本的小步进频率合成器设计方法的优缺点。介绍了一种特殊的小步进频率合成器的设计方法，即采用两个大步进频率的单环锁相电路混频，两者步进频率的差较小为r，就能获得输出为小步进频率(为r)的合成器，并给出了相应的理论依据和计算。只要合理设置频率，规避互调分量的影响，就能使合成信号保持大步进频率单环锁相电路较低相位噪声、较短跳频时间和较低杂散信号的特性，而且合成原理简单，几乎不需要电路调试。     

C波段宽带低噪声频率源的研制

介绍了利用锁相环和混频技术,实现C波段低相噪跳频源的方案,该方案通过两个环路同时实现跳频及混频,步进36MHz,输出频率4428~5220MHz,具有低相位噪声,低杂散等特点。和以往锁相频率合成的不同之处在于:以往混频时采用主环信号4428~5220MHz作为混频器的RF端,而本方案为可以充分抑制辅环杂散,通过放大器将主环信号放大作为混频器的本振LO端。测试结果表明达到系统对项目的指标要求,该频率合成方案是可行的。     

基于HMC833低相噪低杂散频率源的设计

航天靶场中射频(RF)转发系统对频率源相位噪声的要求很高,因此有必要研究低相噪、低杂散、低功耗、小步进的频率源。为了适应现代航天靶场的要求,选用HMC833LP6GE锁相环芯片进行频率源设计,并用C8051F314单片机对锁相环芯片进行控制,设计出了一款性能优越的频率源。测试结果表明在合理的参数配置条件下,频率源可以满足系统的各项要求。     

一种7GHz～20GHz宽带频率综合器的设计

文章介绍了一种PLL频率合成技术获得的7GHz～20GHz的宽频带、小步进、小体积、低杂散、低相噪的频率综合器的实现方法.该方法采用Hititte公司生产的宽带VCO HMC587LC4B和鉴相器HMC702LP6C,运用锁相倍频模式,在55mm×70mm×16mm的体积内实现了7GHz～20GHz的频率输出,并且达到...     

一种C频段频率合成器的设计与实现

介绍一种C频段频率合成器的设计与实现。通过采用多锁相环路合成方式,实现了小步进、低杂散、低相噪频率输出,并且分析了与其它频率合成器设计方法的不同,指出各自的优缺点。给出了实现的技术指标。     

低相位噪声微波振荡器设计

针对Ka和Ku波段上、下变频装置对微波振荡器低相位噪声和小型化的要求,该文采用单环锁相式频率合成技术完成了微波振荡器的设计,并对锁相环的相位噪声进行了理论计算。分析了鉴相频率、鉴相器灵敏度和环路带宽对锁相环输出相位噪声的影响,根据分析结果对微波振荡器电路参数合理选择,同时兼顾了低相位噪声与小型化的设计要求。测试结果表明,振荡器的相位噪声指标与理论计算一致,各项指标均达到要求,可满足实际工程应用。