实用电路模块(三)——与计数器配套的测频、测周附件

<正> 在实用电路模块(二)中我们讨论的计数器是一个通用模块,在很多场合都有重要作用。然而,计数与时间往往是分不开的,下面介绍一个成本极其低廉的时间控制闸门,它和实用电路模块(二)中介绍的计数器配合使用,可用于高精度测频率、测周期、测相位差等。 电路概况 按“频率”的定义我们很容易设计出这种仪表。简单地讲,只要获得一个非常准确、恒定的1秒时间基准(简称“时基”),再用此时基去严格控制一个闸门电路,最后用计数器记录下1秒时基内通过该闸门的待测信号的变化次数即可,用公式描述就是:fx=N/T=N/1(s)=N(Hz),其中N为脉冲个数。 循此思路得到如图1所示的电路结构框图。其核心单元是图中的主控闸门。究其实质,它就是一个两输入端“与”门。该门的一个输入端受秒时基控制,另一个输入端送入待测脉冲。这样,只有当接了时基的端子出现Is的高电平时才允许待测信号通过闸门,经计数器计数后显示出的数据就是待测信号的频率。推而广之,若时基取10s,则计数器的示数除以10是     

基于74LS162数字钟设计及时间校准研究

数字钟电路一般设有校时功能。本文基于不截断正常的计数通路和加入校时脉冲信号对数字钟进行校时。采用了将所有计数器芯片74LS162的计数时钟输入端CP端均接同一个CP信号、将所有计数器芯片的置数端连在一起的方法。所设计的电路仅通过开关的接通或断开便可调整数字钟的时间值,而且时、分、秒的校时操作是任意的和互不干扰的。电路的...     

基于74LS161的简单秒表设计

以74LS161(同步二进制加计数器)作为计数的核心元件,利用74LS00二输入与非门以及74LS20四输入与非门的关系,实现秒表0-59的计数,并且在计数过程中具有复位(清零)和暂停的功能。其数字通过七段数码管显示。     

在给定频率的两个信号下用于产生二进位信号的数字电路

为了在给定频率比率的二个信号下产生二进制信号，将第一个高频信号用于第一个上升计数器的记数输入，计数器的最大记数大于频率比率，通过一只解码器－－它具有一个表示全程计数的输出，一个表示频率比率计数前计数的计数输出和一个表示频率比率计数的输出，可监视在连续计数高量程中，第一个上升计数器记数所达到的值，其中连续计数包括频率比率记数和最大记数，第一个输出与电子闭合开关控制输入端相连；第二个输出与单稳态多谐振荡器的触发脉冲输入相连，第三个输出与电子开关的二个信号输入之一相连，而电子开关的另一个信号输入与闭合开关的输出相连，多谐振荡器的输出与升降计数器的升降控制输入连接，升降计数器的低计数输出和高计数输出分别与RS触发器的R输入和S输入耦合。振荡器的Q输出与开关的控制输入相接。当开关输出与第一个上升计数器的复位输入耦合时，最大计数锁定的第二上升计数器起始－复位输入与触发器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器和升降计数器的记数输入端，二进位信号出现在第二上升记数器的最大计数输出端。     

数字频率计电路设计与分析

将信号的正负变化次数计数,并且计数时间控制为1S即为频率计,本设计将定时器(定时为1S),计数器、显示器等主要部件连接起来,外加对测量信号整形电路、计数器清零电路,内部校准信号等辅助电路有机结合,组成一个实用简单、具有较高精度的数字频率计电路,为广大电子爱好者提供参考。     

用三极管制作十进制同步加/减计数器CD40192

CD40192是一中十进制计数器集成电路,它不仅可以进行加计数,还可以进行减计数,并有清零端CR和预置数端LD,以及进位端CO和借位端BO.当LD为低电平时,可以将D0～D3组成的二进制数推送到QO～Q3端.CD40192相对其他计数器有更多的应用,这里我们用三极管制作这种计数器,通过制作,我们对这种计数器的内部结构和...     

逆计时数显电子定时器

<正> 本文介绍一种电子定时器,定时时间用数字显示,并进行逆计数,当计数器示为“0”时,控制器会自动切断或打开用电器的电源。定时时间范围为1～999分钟。该定时器可替代目前一些家用电器中的机械定时器。 工作原理 逆计数数显电子定时器的电路框图见图1。图2是其电路图。 图2中VD1、R1～R3、F1、F2等组成时基电路。时基信号取交流电的50Hz信号。电源变压器次级输出的交流电压经VD1半波整流后在R1上产生50Hz的脉动直流电,由点①输出的脉冲信号经F1、F2等组成的施密特触发器整形后在点②输出50Hz的矩形脉冲信号,供分频器作时钟信号。 分频器电路由CD4040等组成。CD4040为12个D触发器串联的12级二进制计数器。12位的输出端分别为     

实用分钟计时器

<正> 本文介绍的计时器可以“分钟”或自己设定的任意时长为时间单位进行加计时或减计时,在DIY烧友的业余制作中大有用场,例如制作线路板时曝光时间的自动控制,自制变压器浸漆时烘烤时间的自动控制。计时时间可从1个计时单位扩展至无限时长(理论上),因此很具实用性。 工作原理 图1是用时基电路NE555和CMOS数字电路CD4516组成的1～15分钟加或减计时电路,其中CD4516是可预置数BCD(4位二进制)加/减计数器集成电路。它具有清零、预置数、加计数和减计数等四种功能;有加/减转换端U/D、数据预置端PE和复位端R等三个控制端;有四个置数端DP1～DP4;有四个输出端Q1～Q4。另外还有低电平有效的进位输入端CI和进位输出端CO,这两个端口在作减计数时则是借位端。     

倒计数器测频电路的设计与实现

将雷达发射脉冲信号下变频并整形形成中频TTL(晶体管-晶体管逻辑电路)方波信号,根据倒计数器测频的原理,选择二进制同步计数器74LS161三片级联后对该信号进行计数,取信号的300个脉冲形成计数区间,在此区间内用三片级联的74F161对100 MHz的标准方波进行计数,随后将计数结果送入单片机,由单片机计算出当前的中频频率,在控制DDS本振频率合成器对本振输出进行调整,保证中频信号频率稳定在规定范围内,由此构成数字式的雷达自动频率控制系统.     

集成计数器74LS161的逻辑功能扩展

MSI可编程计数器74LS161是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器。文中探讨了MSI可编程计数器74LS161的逻辑功能扩展问题,目的是探索MSI可编程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LS161的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现“次态一预置数”的时序关系,从而实现逻辑功能扩展。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

时基校正器/帧同步器在前期电视节目制作系统中的应用

在模拟信号方式下的前期电视节目制作系统中，各台摄像机输出信号间的时统、相统是通过同步锁相来实现的，很少用到时基校正器，但当有外来视频信号参与到本地节目制作系统中时，则必须利用帧同步机（或具有帧同步能力的时基误差校正器）来保证外来视频信号与本地摄像机信号间的同频同相要求。这样，具有帧同步能力的时基校正器便成为有外来信号参与的前期电视节目制作系统中必不可少的设备。时基校正器一般是用于后期电视节目制作系统中作为录像机输出信号时基误差校正的设备。随着电视节目制作设备的数字化，时基误差校正器的功能越来越强…     

激光自动孔径测量仪

激光自动孔径测量仪,主要由激光干涉、光电显微镜、电子计数器以及自动送料等四个部分组成。激光干涉系统是将He-Ne激光的光波,经干涉系统产生明暗交变的光信号,由光电倍增管接收转换成脉冲信号送到电子计数器进行计数。同时由光电显微镜设置一适当狭缝,当被测宝石的轮廓与显微镜轴线重合时,则产生一对称脉冲以控制干涉条纹计数门的“开”、“关”。电子计数器是用来计数、比较、公差判别、差值显示以及宝石分选。自动送料是保证被测宝石连续不断送至固定测量位置的机械装置。     

集成计数器74LSl61的逻辑功能扩展

MSI可编程计数器74LSl61是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器.文中探讨了MSI可编程计数器741LS16l的逻辑功能扩展问题,目的是探索MSI可缟程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LSl61的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现"次态=预置数"的时序关系,从而实现逻辑功能扩展.所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法.     

基于VHDL的多功能可变模计数器设计

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.     

数字集成芯片构成的频率计数器设计

频率计数器是一种用数字显示的频率测量仪表,它不仅可以测量正弦信号、三角波信号、方波信号和尖脉冲信号的频率,而且还能对其他多种非电量信号的频率进行测量。系统采用555定时器组成的多谐振荡器作为时基产生电路,产生频率为1 kHz的控制信号,而被测信号经过一个放大整形电路,将其变化成满足系统要求的计数脉冲信号,然后用频率计数器测量单位时间内变化次数,即被测信号的频率。     

时钟相互比对简法

两只引自同一来源的时钟可用这里介绍的简单电路进行相互比对核实。如果时钟的频率和相位不一致,电路就产生中断信号。 电路由两块74HCT161 4位二进制计数器U1和U2组成,其计数输出端连至74HCT86异或门U3A。 待核实的时钟CLK1连至4位计数器之一,参考时钟连至另一只4位计数器,两时钟来自同一源。     

数字集成电路讲座(7)

<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1～D4上的预置数传送到各计数单元的输出端Q1～Q4。然后,PE端恢复成高电平时,     

智能仪器的量程自动转换设计

给出了一个以较新思路设计的仪表量程自动转换逻辑电路：该电路的控制逻辑采用计数器分别对电路中A／D转换器发出的过量程脉冲(OR)和欠量程信号(UR)进行计数，并用计数器的输出作为量程编码去直接控制量程选择，同时它又作为量程指示信号。整个电路的全部逻辑在一片PLD中实现，而且系统稳定可靠。     

74LS161异步置零法构成任意进制计数器的Multisim仿真

介绍了集成4位二进制计数器74LS161异步置零法构成任意进制计数器的Multisim仿真方案,即以波形方式显示计数器的计数过程、过渡状态形成异步置零信号的过程,用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、异步置零信号及状态输出信号。分析了过渡态及异步置零信号的延时方法,指出了Multisim中74LS161计数器时钟触发方式的错误及修正方法。所述方法的创新点是解决了计数器的工作波形无法用电子实验仪器进行分析验证的问题。     

基于Multisim的数字钟电路设计

本文以74LS161为基础,设计任意进制计数器。讨论分析了多种实现可能性,给出了清零、置数以及级联方式,并指出了其可能的电路实现方案。论证了以现有集成计数器为基础设计任意进制计数器时的难点和解决方法。使用EDA仿真软件对实验方案进行了验证,总结计数器的设计方法及规律。