基于NIOS Ⅱ的视频叠加电路设计与实现

介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现.嵌入式NIOSⅡ CPU控制电路接收矢量视频信号及标准PAL制视频信号,使其相叠加后存储于双端口RAM,上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存,并通过软件将叠加后的视频信息回放.实验证明,该电路能有效完成视频叠加,并成功应用于某测试系统.     

利用NIOS Ⅱ处理器构建节省成本的嵌入式系统

NIOS Ⅱ嵌入式处理器经常与其他嵌入式处理器一起配合使用.如果NIOS Ⅱ处理器程序比较小,可以将NIOS Ⅱ处理器程序存放在FPGA内部的ROM/RAM中.但是FPGA内部的存储器资源通常都很宝贵,不能用来存放应用程序.     

基于NIOS Ⅱ的嵌入式以太网口的设计

论述了一种实现嵌入式系统网络化的新思路,通过简化的TCP／IP协议LwIP,利用NIOSⅡ,将其移植到MicroC/OS-Ⅱ操作系统中,以此实现嵌入式设备与网络的互联。从硬件和软件两个部分详细介绍了基于NIOSⅡ软核CPU的嵌入式以太网口的开发。还介绍SOPC Builder的使用,操作系统的移植,TCP／IP的移植以及NIOSⅡ中驱动程序和应用程序的编写。     

基于MC63484的视频处理方案

文章以国产的AV4032频谱仪视频处理电路为例,阐述以MC63484为主芯片,辅助以时钟电路、地址锁存、RAM等组成的视频处理方案。采用此方案可以将视频信号在显示器上适时、不失真的显示出来。     

一种ARM+DSP架构的小型无人机飞行控制平台软件设计

为了提高小型无人机飞控计算机的处理速度和解算精度,提出了ARM+DSP的解决方案。ARM作为主处理器负责任务管理和数据采集,DSP作为从处理器负责数据处理,两处理器通过双端口RAM进行数据交换。本设计实现了双处理器协同工作飞控软件设计,移植了嵌入式ARM-Linux系统,完成了A/D、双端口RAM等底层驱动及应用,具有可靠性高、便于维护和功能扩展的特点。     

基于NIOSⅡ的双接口多通道ARINC429接口卡设计

基于NIOSⅡ处理器搭建了可编程片上系统,在该系统上通过FPGA实现了多通道ARINC429总线协议.NIOSⅡ处理器通过FIFO实现了与USB总线的通信.通过双口RAM实现了与PCI总线的通信.重点论述了NIOSⅡ处理器系统的硬件和软件设计,双口RAM的地址空间划分.经测试验证了用本方法设计的接口卡能很好地实现多通道ARINC429总线协议.     

光纤熔接机双路视频同时显示的设计与实现

本文主要介绍在光纤熔接机的视频采集和显示系统中,用FPGA和双口RAM实现2路视频信号同时显示的一种方法.同时简要介绍了在视频图像上叠加字符的实现方法.     

双端口RAM的IP软核的设计与实现

本文通过分析双CPU系统中高速数据采集存在的问题，提出了用异步双端口RAM可同时读写访问存储器的解决方案。接着对双端口RAM的内部结构及关键技术进行了阐述，讨论了双端口RAf、d的IP核的设计方法，并通过可编程的FPGA进行实现。该方法将异步RAM用FPGA内部的同步Block RAM来实现，不但充分利用了FPGA的内部资源，而且减少了因信号的毛刺而产生的读写数据错误。最后对其综合仿真结果进行了分析。     

基于DSP和PowerPC的开放式伺服控制系统设计

设计了一种基于DSP和PowerPC的开放式伺服控制系统,该系统主要采用TMS320C6713微控制器实现通信及控制算法的运算。硬件部分介绍了双端口RAM电路、电源电路及复位电路,并提出了PowerPC端和DSP端基于双端口RAM芯片进行通信的方法。软件部分每400 us进行一次伺服采样运算并通过PID调节进行误差补偿。通过实验对PID算法部分进行参数整定及误差分析,结果证明,该伺服运动控制系统可达到良好的控制精度。     

基于视频分划技术的轴承同轴度检测应用研究

本文基于视频分化技术给出直接对石墨轴承同轴度进行检验的装置和新方法,并提供了详细视频分划生成硬件电路原理图,该电路可实现单片机对SRAM写图形信号,在地址刷新电路作用下把SRAM中的图形数据并行输出,经过并串转换与CCD的视频信号叠加在显示器上显示,实现视频分划生成技术,通过单片机软件编程实现自动检测功能.     

人体呼吸探测仪显示系统的设计与实现

论述了呼吸探测仪显示系统硬件及软件的设计与实现，提出了将嵌入式工控计算机与信号处理机相结合的设计思想。在具体实现上．利用双端口RAM，通过PC／104总线交换数据．实现了探测目标信号波形的动态显示，有效的提高了系统的识别能力。     

基于Actel FPGA的双端口RAM设计

双端口RAM芯片主要应用于高速率、高可靠性、对宴时性要求高的场合,如实现DSP与PCI总线芯片之间的数据交换接口电路等。但普通双端口RAM最大的缺点是在两个CPU发生竞争时,     

基于FPGA技术的存储器设计及其应用

本文介绍了基于FPGA技术的存储器构造方法,重点介绍利用库函数构造双端口RAM的方法。进而结合高速数据采集的特点,详细介绍了双端口RAM,以及配合双端口RAM工作需要而涉及到的地址发生器、读写控制逻辑等外围电路在FPGA中的实现。     

嵌入式多源高清视频监控系统设计与实现

针对高清视频监控系统的实际应用,基于FPGA和DSP嵌入式技术,设计并实现了一套基于FPGA和DSP嵌入式技术的多源高清视频监控系统。其中以FPGA和DSP芯片为板卡核心,采用模块化设计思想,实现了四路压缩视频流的解压缩和图像处理功能。使用SOPC构建基于NiosⅡ软核处理器的微控制器系统,实现视频的数据格式转换、缩放和叠加功能,将四路视频叠加拼接成一路视频。利用硬件编程实现视频流与辅助信息的同步,将整合后的视频数据通过PCI接口传输给上位机应用程序显示。最终通过试验给出了系统的监控效果,证明了系统的可行性和优越性。     

基于SOPC的PC视频接口自动化检测系统设计

针对PC出厂时检测视频接口的不便性,从应用角度出发,提出一种基于可编程逻辑器件NIOS Ⅱ软核的PC端视频接口自动化检测系统设计。PC上位机播放特制视频,通过视频接口将图像传输至检测设备盒,设备盒通过NIOS Ⅱ软核控制视频芯片将HDMI、DP视频格式转换成VGA RGB格式,并通过硬核检测行信号(HSYNC)、场信号(VSYNC),将采集到有效显示像素的RGB值缓存在SRAM,并通过高速数据传输接口将数据返回给上位机进行对比。实验证明:该视频接口检测方式节省劳动成本,检测效率高,检测误差率小于1%,最高支持4K30fps视频检测。     

基于NIOS Ⅱ的液晶显示器控制研究

NIOSⅡ嵌入式处理器以其设计灵活在嵌入式领域中得到广泛应用.着重介绍嵌入式系统中的液晶显示屏模块.比较NIOSⅡ与ARM嵌入式处理器的特点,以SED1520为例,阐述一种基于NIOSⅡ的液晶显示屏的软硬件控制方法,给出硬件原理图与部分软件代码.该方案能够有效地实现LCD的显示.对于嵌入式系统其他模块的开发具有借鉴意义.     

一种视频合成方法

为了在接口有限的CPU中传输多路视频数字信号,介绍了一种视频合成方法,通过FPGA把4路BT.656标准D1格式的视频信号合成为1路BT.656 D1格式的视频信号。A/D转换以后的视频信号是标准D1格式的数字视频信号,FPGA产生读写信号控制双口RAM读写操作,先把D1格式的数字视频信号存进双口RAM,然后分时地读取4个RAM,把每路D1格式的数字视频信号缩小为CIF格式的数字视频信号,产生1个新的遵循BT.656标准的D1格式的视频信号。实践证明,此方法能有效地完成视频合成,达到设计要求。     

NIOS浮点运算定制指令的实现

为提高NIOS系统的浮点计算效率,使用Verilog语言实现了单精度浮点数加减及乘法运算的功能模块,并通过波形验证其功能,依据NIOSⅡ定制指令的制定规范,将这一功能添加到SOPCBuilder中,扩展出新的基于硬件电路的浮点运算指令,使之在NIOS软件环境中得到应用。通过NIOSⅡ本身软件浮点计算和新增硬件指令进行运算结果和时间上的对比,证实硬件指令计算的优越性,为NIOS下的浮点运算提供了更有效率的选择。     

基于NIOSⅡ软核的机载雷达任务管理设计

为了解决目前机载雷达任务管理的功耗及体积等难题,提出了一种基于NIOSⅡ的设计方法。阐述了如何构建NIOSⅡ嵌入式系统,并通过课题进行验证,该系统完全满足现有机载雷达任务管理的速度要求,具有一定的普适性和推广价值。     

一种视频合成方法

为了在接口有限的CPU中传输多路视频数字信号,介绍了一种视频合成方法,通过FPGA把4路BT．656标准D1格式的视频信号合成为1路BT．656D1格式的视频信号。A／D转换以后的视频信号是标准D1格式的数字视频信号,FPGA产生读写信号控制双15／RAM读写操作,先把D1格式的数字视频信号存进双口RAM．然后分时地读取4个RAM,把每路D1格式的数字视频信号缩小为CIF格式的数字视频信号．产生1个新的遵循BT．656标准的D1格式的视频信号。实践证明,此方法能有效地完成视频合成,达到设计要求。