基于FPGA的高速数据采集系统研制

介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技术参数、内部结构和工作原理,阐述了其在电力系统高速数据采集系统中的应用实例。电力数据采集装置——馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS320F2812可以在每个周期时间(20 ms)内完成所有线路的快速傅里叶计算,调用故障分析处理子程序。FPGA降低了DSP的负荷率,系统的可靠性得到了提高,实际产品应用于配电自动化系统时,故障定位迅速、准确。     

基于FPGA数据采集系统

文中采用FPGA作为AD与DSP之间的接口,使FPGA在受控于DSP的同时完成对AD的控制.利用FPGA在系统可编程的特点和IP核技术,实现了对AD复杂的数据采集控制及数据缓存功能.     

基于FPGA的高速数据采集系统的设计

FPGA可以在数据采集系统中取代单片机和DSP对数据采集过程进行控制。基于FPGA的数据采集系统具有时序快、组成方式灵活、易于修改的特点 ,适合于高速数据采集的场合。设计中采用了自顶向下的方法 ,将FPGA依据功能划分为几个模块 ,详细论述了各模块的设计方法和控制流程。系统可应用于电力远动监控 ,计算机仿真证实了其有效性     

基于FPGA的高速数据采集系统的设计

FPGA可以在数据采集系统中取代单片机和DSP对数据采集过程进行控制，基于FPGA的数据采集系统具有时序快，组成方式灵活，易于修改的特点，适合于高速数据采集的场合。设计中采用了自顶向下的方法，将FPGA依据功能划分为几个模块，详细论述了各模块的设计方法和控制流程，系统可应用于电力远动监控，计算机仿真证实了其有效性。     

电缆局部放电在线监测数据采集系统设计

为实现电缆局部放电情况在线监测,提出一种高速数据采集系统.该系统以 TMS320C6657高性能 DSP芯片作为控制核心,采用 Artix-７型 FPGA 现场可编程逻辑门阵列作为采集电路控制器.介绍了系统组成、电压采样电路设计和系统软件实现。     

DSP芯片在实时图像处理系统中的应用

本文全面分析了基于DSP和FPGA的信号处理系统功能与总体结构,简要介绍了FPGA功能设计、DSP功能设计基本思路,为更好地实现DSP芯片在实时图像处理系统中的应用奠定基础。     

电缆局部放电在线监测数据采集系统设计

为实现电缆局部放电情况在线监测,提出一种高速数据采集系统。该系统以TMS320C6657高性能DSP芯片作为控制核心,采用Artix-7型FPGA现场可编程逻辑门阵列作为采集电路控制器。介绍了系统组成、电压采样电路设计和系统软件实现。     

基于FPGA+DSP的微小型捷联惯导系统的设计

为满足导航系统设计的小型化、实时性要求,本文提出了一种基于FPGA＋DSP的实现方案。该方案的设计思路是：将FPGA映射到DSPEMIF的一段地址空间,并用FPGA来完成多通道信号的采集;DSP根据接收到的数据完成导航解算并以总线（如CAN）形式输出给控制设备和外部测试设备。本文重点介绍了惯性测量单元、数据采集与接口电路和导航计算机等方面的硬件和软件设计;最后对已完成的试验样机进行全面性能测试,结果表明此设计可以达到预期的设计要求。     

基于FPGA的高精度数据采集卡设计

针对以往采用MCU设计实现的数据采集卡速度低、容量小,无法胜任一些实时性高、数据量大的数据采集要求,本文采用CPLD和DSP进行信道前端处理,以FPGA为采集的核心控制芯片并用于参数的存储与读写,设计了一种快速、高精度数据采集卡.在FPGA内部实现了133MHz的PCI总线,无需专用接口芯片,简化了电路设计,提高了系统的稳定性.实验表明,数据采样率最高可达20MSps,而且具有功耗低、稳定性高、可以进行多通道扩展的特点.     

DSP+FPGA的双核串行通信系统设计与实现

针对小型化数字信号处理器(DSP)+现场可编程逻辑门阵列(FPGA)数据采集及处理装置中DSP与FPGA之间的通信,为实现两者在硬件连接的简便性和软件通信的灵活性,提出了一种基于扩展的串行外设接口(SPI)构建DSP与FPGA之间的数据交互通道设计方案,并在此基础上设计且实现了DSP+FPGA的双核串行通信系统。该通信系统使从机FPGA能够主动开启SPI通信;并使SPI通信具有单独发送或传输数据的能力,提高了SPI通信的灵活性;同时具有硬件连接简便的特点,降低了设计电路板布局走线的难度。满足了在保证高速灵活通信的前提下缩小电路板面积的设计需求。并通过实验证明了该系统运行性能稳定,且通信速率可达到10.714 Mbps。     

基于DSP和FPGA的GIF数据采集卡的设计与实现

鉴于红外成像GIF技术在现代化精确制导武器中的重要作用,提出了一种基于DSP＋FPGA实现GIF数据采集卡的设计方案。采集卡以DSP自带的PCI接口实现了PCI总线,通过DSP的EMIFB外部存储器接口和FPGA进行数据交互。利用FPGA构建了专用的收发逻辑控制单元、数据处理单元和FIFO,完成了对目标红外图像和角度、距离数据的捕获。经过实际测试,采用本方案设计的GIF数据采集卡能够实时采集、存储导引头捕获的目标数据,工作稳定可靠,满足工程应用的需求。     

基于DSP+FPGA的飞机轮速测量系统设计

飞机机轮速度信号在飞机刹车过程中至关重要,轮速采集的精确性、实时性、可靠性是飞机精准刹车控制的关键因素。系统硬件以DSP+FPGA芯片为核心,通过配置采集参数可实现计周法和计数法两种不同原理的频率采集。FPGA实时采集、更新飞机轮速信号,DSP进行算法处理,并实时监控FPGA的运行状态,一旦发生故障即复位FPGA。在满足系统实时、可靠的同时,提高了整个测量系统的安全性。通过软件优化和反复验证,调试结果表明该系统运行可靠,可以精准的测量飞机轮速。     

基于DSP和FPGA的高速数据采集系统的设计及实现

本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中.     

基于嵌入式系统的导引头测试平台的设计

以嵌入式系统为核心,详细阐述了一种用于导引头地面测试的嵌入式测试平台的设计方法.通过对测试需求的抽象,完成了测试数据采集、存储、传输和参数显示等测试适配接口的设计.硬件电路采用ARM9和FPGA的双核心控制器结构,软件采用嵌入式Linux作为操作系统,并在应用程序中采用多线程的设计方法.实践表明,本测试平台具有接口丰富...     

基于多核结构的断路器在线监测系统设计

针对目前断路器在线监测中存在的系统处理能力较弱、稳定性不足等问题,采用了微处理器(ARM),数字信号处理器(digital signal piocessor,DSP),现场可编程门阵列(field piogiammable gate array,FPGA)三核平台实现断路器在线监测。断路器在线监测功能分为数据采集、数据运算和人机交互3部分。由FPGA控制ADS8568完成数据采集,断路器状态量通过传感器传入系统。DSP利用db2小波对FPGA采集的信号进行5次小波分解。将处理之后的数据通过基于Syslink异构的双核通信机制传输到ARM端,最终由ARM完成人机交互。该方案更加充分发挥3个控制核心的优势,使系统拥有更好的数据处理能力。通过测试,基于三核结构的断路器在线监测系统较之原来已有的系统在性能上有较大提高。     

一种基于DPA的高速数据流接收的校正方法

在高速数据采集系统中,对于高速数据流的接收的可靠性,是整个系统正常工作的前提与保证。在基于FPGA+DSP架构的高速数据采集系统中,由于FPGA布局布线、环境温度、工作电压的变化等各方面的影响,可能造成数据同步时钟与数据对应关系的偏移,由此而可能造成高速数据流接收的不可靠。针对以上问题,基于DPA(dynamic phase alignment,动态相位调整)的设计思想,提出一种高速数据流接收的校正方法,并在FPGA+DSP架构的高速数据采集系统上设计实现,使得数据同步时钟的时钟沿与数据的有效窗口的最佳采样位置动态对齐。最终实验得到的数据和现象证明了该校正方法的可行性和稳定性。     

用于PHM的数据采集处理系统设计

本设计应用于故障预测与健康管理(PHM)体系,负责采集传感器数据,并按照传感器种类对数据进行相应的数字信号处理,提取出上层系统感兴趣的信息.传感数据采集处理系统以DSP为主处理器,负责数字信号处理,以FPGA为辅助处理器,控制AD芯片进行采集,采用CPCI接口与上层系统通信.该系统实现了多通道高速采集、高性能DSP与F...     

基于SEED-DEC扩展总线的多通道同步数据采集板设计

针对合众达SEED-DEC系列化嵌入式DSP控制模块在数据采集功能上的不足,利用其标准的扩展总线和统一的结构,设计研制基于SEED-DEC扩展总线的多通道同步数据采集板.以DSP作为数据处理中心,FPGA负责与DSP通信、初始化和控制数据采集板上的A/D模块,以节省DSP内部资源,减少DSP因控制外围器件而消耗的时间,...     

基于DSP+FPGA视频图像采集处理系统的设计

针对图像采集与处理的应用要求,提出了基于双核DSP搭配FPGA的构架设计,DSP作为主处理器,通过其专用的PPI视频接口配合DMA控制器控制视频图像的采集、存储,并完成目标识别;FPGA作为协处理器,完成图像预处理中的累乘加运算并且为DSP提供部分寄存器扩展。阐述了系统的工作原理及各功能模块的构成,设计了图像采集处理系统,实现了视频图像的实时采集与处理。实验结果表明:系统可对25frames/s、16bit、720×576像素的视频图像进行采集与处理,具有良好的实时性。     

基于FPGA的多通道行波高速采集录波系统设计

设计了一种基于FPGA的多通道行波高速采集及录波系统,利用FPGA片内双端口RAM及片外大容量DDR构成分布式两级录波缓存,搭配DSP嵌入式处理器,可实现集中式行波测距装置多通道行波信号的高速采集、连续暂态录波、长过程录波功能。该系统所采用的分级缓存机制,解耦了信号采集的"高速率"与数据缓存的"大容量"应用需求,既实现多路行波数据的实时高速采集、连续暂态录波所需的高数据吞吐率,又具备大容量缓存空间用于故障测距算法离线分析与录波数据转储,很好地满足了电力行业输电线路行波测距相关的技术规范要求。