磁心存储器读出放大器的设计(下)

Ⅲ、放大器设计系统说明书上述放大器工作在商用环境中,温度范围由+20至+35℃。读出线用抵消法穿线,并假设最大数位脉冲干扰为1伏;但在放大器的设计中必须使之能适应更大的电压。磁心板的穿线方法使得读出线与数位线之间的耦合相当紧     

用耦合的方向特性减少存貯器的噪音

字选择存贮器中数位线和与之相邻的读出线之间的耦合是存贮器设计者十分关心的一个现象。在很多情况下,如果不设法减少数位线和读出线之间耦合的影响,在写周期时读出线中所感应的数位噪音足以使读出放大器饱和及阻塞。本文提出一种消除读出放大器输入端噪音的方法,这种方法利用二平行传输线之间的耦合所固有的方向特性。     

高稳定度磁鼓小信号放大器的設計

Ⅰ、前言在晶体管计算机的中间存贮部分,磁鼓存贮器是一个很重要的部件。为了能准确地工作,读出小信号放大器的设计很重要,我们要求这样的放大器具有恒定的增益系数,希望它尽可能不受环境温度、湿度、直流偏压以及晶体管参数变化的影响。测试结果表明,目前晶体     

一种新型的高性能双极单片存贮单元

描述了一种用于几台IBM处理机的新型存贮器单元,其速度快,对读和半选时干扰不灵敏,并能给出一个大的读出信号。     

15毫微秒读数时间薄膜存贮器的放大器与驱动器

本文给出了讀数和写数时間分別为13.5毫微秒和60毫微秒的4608位不破坏薄膜存貯器模型的放大器和驅动器电路的設計原理。在公用数位讀出线上固有的数位干扰是通过在非线性平衡电路中应用隧道二极管来解决的。进一步提高信号干扰比是采用了一个具有非线性负反馈的能抑制干扰的讀出放大器来达到的。 所設計的字驅动器,当重复频率为50兆周、脉冲寬度为7毫微秒时,能提供700毫安的脉冲电流。     

短阵存贮器磁心的挑选

本文介绍容量为2048个数,BT-1型铁氧体磁心矩阵存贮器的元件的研究成果。为了减少半激励干扰的噪音,在存贮器中采用了写后干扰脉冲。文中研究了读出信号、半激励干扰与磁心工作状态的关系。选择了包括写后干扰在内的工作电流脉冲的最佳参数。确定了存贮器磁心的挑选标准和试验的数码形式。最后描述了根据选择标准检查环状铁氧体磁心的自动机的线路。     

高速不破坏读出存贮器的读出线路

1.引言在选择大容量高速存贮器的记忆元件、驱动钱路和读出线路的时候,需要在技术和经济两方面取得平衡。作者认为,简化读出线路会明显地影响这种平衡。本文将介绍关于这种线路速度、灵敏度、尺寸等的极限的研究工作情况。通常,读出线路包括一个放大器、一个门和一个触发器。如果在读出被选记忆单元的过程中要破坏所存信息,则在被选单元回到它的原始状态时,读出线路也必须起暂时记忆的作     

基本读出放大器的设计

典型的读出放大器具有4个基本电路,如图6所示。达4个基本电路是放大器、门檻或检波器、选通和输出。每一基本电路的功能对于读出放大器整个性能都是重要的。     

读周期为15毫微秒的磁膜存储器的放大器和驱动电路

本文介绍一个读周期为13.5毫微秒,写周期为60毫微秒,容量为4608单元的试验用不破坏读出磁膜存储器的放大器和驱动电路。读出和数位共线所带来的位噪音问题,由于在非线性平衡电路中采用了隧道二极管而得到解决。采用了抑制噪音的非线性负反馈读出放大器,从而进一步提高了信号噪音比。文章还讨论了字驱动电路,它能在50兆周的重复频率下工作,脉宽7毫微秒,脉冲电流达700毫安。     

反应堆中子脉冲信号预处理系统研制

针对目前反应堆中子脉冲信号预处理系统信号传输干扰大和参数调节稳定性差的问题,设计出一种集成前置放大器、脉冲主放大器和高压电源为一体,具备智能调节控制参数的低噪声反应堆中子脉冲信号预处理系统。采用集成化与模块化技术,系统根据功能不同分为预处理装置和调节控制盒,其中预处理装置包括脉冲放大模块、参数调节模块、低压电源模块和高压电源模块。采用智能化调节技术,设计了基于SPI总线的远程软件参数设置功能,利用数字电位器实现无按键智能调节脉冲放大甄别阈和中子探测器工作高压。试验结果表明,该系统能有效便捷地获取关键工作参数,满足了核测设备的数采装置获取准确中子计数率的要求。     

4096字,一微秒的磁膜存貯器的设计

該存貯器由大量敷有磁膜的鋁板制成。它按线选择方式操作,用双向的数位电流进行写入。由扁导体組成的数字线和数位线互成正交地紧贴在板上,它們在整块连續的膜面上确定出存貯单元的位置。低阻抗的薄膜保証能以較低的成本实现线选擇。这里用普通的铁氧体存貯磁心做成选擇线路,用二極管矩陣引导电流进入被选中的线。读出和写入使用同一条数位线,它穿过存貯器的全部4096字。数位电流的干扰用一种特殊的平衡电路减为最小。     

涡流卡片固定存贮器

日本正在研制一台基于电感耦合原理的涡流卡片(Eddycard)存贮器。这台存贮器是只能进行读出的半永久存贮装置。其读出周期为100毫微秒。这种存贮器与匀磁线(Unifluxor)存贮器相类似。匀磁线存贮器中读出线是通过小铜块与驱动线耦合的。这样,涡流使得读出线和驱动线之间能产生相互感应,以表示“1”。没有小铜块的地方用来表示“0”。这台存贮器是永久存贮器,但是,所存信息     

PERM计算机的磁心存贮器

现已制成一台 PERM 机用的全晶体管化的磁心存贮器,其容量为2048个字,每字是51个二进位,存取时间为8微秒。它有一些有功于经济性和较大工作可靠性的特点(如存贮矩阵中读出线圈穿线方法的简化,新的有效的读出放大器线路扣广泛使用间歇振荡线路)都将分别详细说明。该存贮器没有温度调节,并且不使用 PWD 脉冲(写后干扰脉冲),可靠工作的温度范围为15℃至45℃或者更高一些。存储器中约有650个晶体管和2180个二极管。功率消耗总共约360瓦。     

读周期时间为20毫微秒磁膜存贮器的实验用字译码和驱动系统

本文叙述了一个具有150,000单元的20毫微秒不破坏读出的磁膜存贮器的字选择和字驱动方案的设计原理,且通过剖面性实验作了修改。字线的一头配匹,另一头由高速驱动电路驱动,这种电路与集成电路工艺相适配,驱动器和译码矩阵相连接。本文也描述了一个合适的译码矩阵线驱动器,它能提供不同幅度和宽度的脉冲,作为“读”和“写”用,“读”操作50兆周,“写”操作20兆周。对于64个输出的剖面性实验表明,这种系统具有实用性。与存贮器模型连接进行操作表明,存取时间为30毫微秒。     

高速计算机的几种元件线路

这里介绍几种工作在毫微秒范围内的线路,它们是大容量存储器用的读出放大器,带有非线性反向二极管反馈的共射放大器及晶体三极管-二极管逻辑线路。大容量存贮器用的读出放大器如图1所示。设计指标是元件少、对干扰不敏感而又有高的增益、响应时间短、允许元件有一定的误差和环境条件有一定的变动。     

0.7微秒磁心存贮器

本文描述一个新研制的磁心存贮器的设计及性能。在这个低功率、高速度存贮器的设计中,采用了二维方案以及磁心部分翻转技术。这个存贮器的特点是:电流导引二极管矩阵和均分负载磁开关的综合利用,构成经济且优质的驱动系统。该存贮器的存贮容量为73,728个二进制数位,可靠地执行指令的重复频率高达1.47兆赫。文中还描述了:存贮器的结构、串并联延迟线脉冲分配器、控制脉冲以及实测的性能。     

应用集成化双比较器作为磁心存貯器的读出放大器——第二部分

在第一部分,我们讨论了比较器的基本电路。在这一部分,我们将讨论如何用比较器作为各种磁心存贮器的读出放大器。     

ND-701型跟踪选频放大器

ND-701型跟踪选频放大器是一种高性能的选频放大器。本仪器不同于一般的选频放大器,它采用了开关电容滤波器和多点信号平均器作为高性能选频电路。选频频率跟踪外触发输入信号频率,能在强干扰或噪声背景中选出被测信号。数字面板表指示被测信号的有效值并由面板Q_9插座输出,使用十分方便。因此,本仪器除具有普通选频放大器的功能外,还能作频     

大容量存贮器读出放大器

本文介绍一种高速大容量存贮器读出放大器集成电路的线路设计、工艺特点、及主要参数的测试,本产品在1001机13万容量存贮器中应用表明,此线路特性良好,亦可应用于其它存贮器中。     

交叉耦合电荷传递读出放大器

由于MOS集成电路有高集成度、低功耗和快速的特点,近年来有越来越多的计算机用MOS RAM作主存储器。目前的生产水平已达到每个芯片有4Kb存储单元和200毫微秒的存取周期。然而这种MOS RAM还不能满足计算机的要求,特别是在集成度上。要提高集成度,除改进工艺外就需要缩小存储单元的面积。所以在存储方案上,MOS RAM有一个向单管单元发展的趋势。制作单管存储单元RAM的困难在于存储信号经过存储点电容与读出线电容间重新分布电荷后,使信号变得非常小。因此,要求有一个非常灵敏的读出放大器才能检测出存储的信号。对于一个给定的读出线长(即每根位读出线