估计CMOSVLSI芯片的功耗

介绍了估计ＣＭＯＳＶＬＳＩ芯片的功耗的基本方法和功耗对封装的要求。     

低功耗CMOS电路的设计

ＣＭＯＳ电路功耗主要由动态功耗决定。笔者较详细地分析了影响功耗的主要因素，并着重介绍了低功耗器件的设计方法。     

CMOS／TTL／ECL混合电路系统及其信号传输

本文说明了某些高速计算机系统中采用ＣＭＯＳ／ＴＴＬ／ＥＣＬ混合电路系统的原因。研究表明,其中的信号传输比单一电路类型电路系统的困难。为了减少功耗和电源电压的种类,系统中可以采取一系列特殊措施。     

基于单片机与 CPLD的高速数据采集系统

介绍了一种以单片机加CPLD双片结构实现的高速数据采集显示系统，具有速度快、可靠性高、体积小、功耗低等优点。     

基于MIPI标准下的D-PHY的设计与验证

目前大部分移动设备均使用MIPI接口,主要是MIPI接口可以实现高速数据传输,同时不会造成功耗的损失过大。为了理解MIPI接口的工作原理,通过对D-PHY芯片设计和研究,阐述MIPI实现低功耗模式和高速模式传输数据的原理。对D-PHY芯片的设计,采用40nm的CMOS工艺为基础,实现以500MHz的速率来传输数据,功耗损失仅在0.74mW左右。     

高速CMOS电路简介(三)——高速CMOS电路的功耗

<正> CMOS集成电路的最大优点是低功耗.在静态的情况下,高速CMOS电路的功耗比相同功能的LSTTL电路低5至7个数量级.处于开关状态时,金属栅和高速硅栅CMOS电路的功耗正比于器件的工作频率.这是由于在工作频率越高、器件的开关次数越多的情况下,每次电压跳变均要消耗功率,所以功耗随着频率的提高而增大.本文首先讨论产生HCMOS和LSTTL电路功耗的各个因素.然后对54/74HC系列电路和LSTTL电路的功耗进行比较,最后讨论由器件的封装决定的功耗极大值.     

低功耗高速度加固计算机研制成功

由中国船舶重工集团公司第716所负责研制的16RCPCPM抗恶劣环境加固计算机6月14日通过了设计鉴定。据介绍，该机在控制功耗、散热情况下，大幅提高加固机速度，其功耗不到同等速度计算机的50％，技术水平国内领先。该加固机充分借鉴了商用流行计算机技术，以Intel迅驰处理器为基础，综合了高速千兆以太网集成、PICMG2．16包交换背板、高速线路CAD设计等关键技术，低功耗、高速度，     

ADSP-BF533在低耗高速实时系统中的应用

本文针对当今一些对速度和功耗有特殊要求的应用领域提出了一种以ADSP-BF533芯片为核心的解决方案.利用高性能ADSP-BF533处理器高速实时处理和低功耗的特点,在保证信号处理速度的基础上,大大减少功耗,以使其在一些特定的要求低功耗、高速度的实时信号处理系统中发挥无与伦比的作用.     

基于存储器映射的Flash高速低功耗驱动实现

针对高速大容量Flash芯片控制中面临的高速可靠性不高与动态功耗大的问题,研究了一种将复杂状态机操作映射到内嵌RAM上运行的方法。通过对内嵌RAM读地址的切换,实现了等延时的状态跳变与输出控制。同时采用加强时钟管理、分割组合逻辑来避免信号不必要的翻转,极大地提高了时序运行的可靠性并降低了其动态功耗。实践表明,该方法实现的Flash控制时序比传统的状态机在资源消耗和功耗方面均能降低50%以上,为复杂时序逻辑的实现提供了一个新思路。     

基于ADSP2106X的高速(雷达)数字信号处理单元的设计

以雷达信号处理领域中的应用为例，介绍了基于ＡＤＳＰ２１０６×的高速处理单元的设计方法。ＡＤＳＰ２１０６×是美国ＡＤ公司生产的新一代通用数字信号处理器（ＤＳＰ）。由于其快速的指令周期，独特的哈佛总线结构，以及容量巨大的片内双口ＳＲＡＭ，使得它非常适合用于需要高速实时处理的场合。由它与可编程逻辑阵列组成的高速处理单元具有通用性强，外围器件少等特点，较好地解决了高速通用与设备量之间的矛盾。     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsvs设计流程和VeriSilicon 0.18μm CMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58 mW.采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗.     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon0.18μmCMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。     

一种基于功耗管理的DSP处理器设计

一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计方案。能很好地满足便携式数字信号处理系统中要求的信号高速处理能力和良好的功耗特性。     

中芯国际发布65纳米标准单元库

1月21日，中芯国际宣布发布三套自主设计的65纳米标准单元库的初始版本。该单元库包括一套高性能的超高速（VHS）单元库，一套密度和速度优化的高速（HS）单元库，以及高速单元库的功耗管理工具包（PMK）。这些单元库提供了一系列的技术优势以及设计创新，包括提供多种驱动和功能的单元，对时序和功耗进行了广泛的特征化，以及对密度、速度和功耗的优化。     

高速智能接口SCSI

计算机的需求和发展促使了ＳＣＳＩ的产生和改进。本文阐述了ＳＣＳＩ的基本工作原理和ＳＣＳＩ－２、ＳＣＳＩ－３的扩充，着重说明了ＳＣＳＩ接口高速智能特性的逐步完善，以适应多媒体系统和计算机网络的需要。     

用于片上网络的高速低功耗多轨协议异步通信通道

针对传统片上网络中的通信通道功耗大、吞吐量低的缺点,提出一种用于片上网络的高速低功耗多轨协议异步通信通道,其具有检测完成自恢复的功能.每一级通道单元通过自动检测输出端的信号控制电路正常工作,加入门限门使整个通道单元延时不敏感,低延迟传输模块使前向传输延迟减少为1.5倍门延迟,1/4码的编码方式使电路功耗大大降低.在不同工艺模型和不同温度下对电路的性能和功耗进行仿真测试,结果表明,该通道单元最快可以在2.64GHz的频率下工作,平均动态功耗为1.252mW,可以满足高速低功耗的片上网络应用.     

基于预防性散热的服务器功耗优化方法研究

随着互联网行业的高速发展和5G时代的到来,对于高性能服务器和存储设备的需求越来越大,但同时对于设备功耗优化的要求也越来越高。提出了一种基于预防性散热的功耗优化控制策略对服务器的功耗进行优化。首先获取设备的最高温度,与温度阈值比较后设为参考点,通过评估参考点的电流变化来预测温度变化的趋势,随后发出相对应的控制信号来预先调节风扇转速,达到功耗优化的目的。搭建了实验系统,并针对系统的功耗优化问题,设计不同周期相同占空比、相同周期不同占空比以及不同温度3组实验来对所提控制策略进行验证,实验结果表明所提出的控制策略可以有效地降低设备功耗。     

采用DSP的工控机调整运算协处理器模板

本文介绍了一种以ＤＳＰ单片机ＴＭＳ３２０Ｃ２５为核心的高速运算协处理器模板，采用模板可以大幅度提高现有ＳＴＤ工控机的算术运算速度，从而为高性能复杂控制算法工业现场的实际应用提供了一条新的实用途径。     

PSD813器件在单片机系统中的应用

作为ＷＳＩ公司的最新一代可编程外围器件，ＰＳＤＳ１３ＦＩ于单片机系统后大幅度地简化了ＣＰＵ钱围电路的设计，减小了系统体积，降低了功耗，增强了系统可靠性本 结合实例介绍了硬件设计以及使用流程。     

基于FPGA的高速等精度频率测量系统设计

针对传统频率测量方法存在的不足之处,提出基于FPGA的高速等精度频率测量统的设计方案,并进行了具体设计.该系统由高速等精度频率测量FPGA模块、单片机主控电路两大功能模块组成.该系统具有频率测量高速、等精度、范围广、性能稳定、可靠、功耗低等特点.