基于FPGA的智能误码测试仪

现有的大多数市售误码仪无法完成对实际工作中大量存在的特殊信道的误码测试,文中实现了一种基于FPGA的多接口码型、多传输速率的误码测试仪的设计。先从误码测试仪的基本原理框图入手,介绍它的各个功能子模块的作用,并侧重分析了误码测试仪的一些关键模块的工作原理及具体实现方法。在此基础上还给出了一种新的实现误码率统计的运算方法,使得系统用较少的逻辑资源实现了对误码测试结果的计算。误码仪选用了单片机和FPGA作为核心器件,提高它的升级和可移植能力。     

嵌入式误码测试仪的设计

在分析了嵌入式误码测试仪的使用需求和设计原理后,提出了一种基于FPGA的嵌入式误码测试仪的实现方法。通过对该实现方法的同步性能、误码计算方式进行分析、仿真,证明本方法具有可靠的同步特性,同时能够保证误码计算的实时性和连续性。嵌入式误码仪的实现使终端本身具有了误码测试功能,便于终端的自检测试及辅助系统故障定位。     

基于FPGA的误码测试仪的设计

误码测试仪是评估系统传输性能的基本仪器。提出了一种基于FPGA的误码测试仪的设计方案,在Altera公司的FLEX10K10芯片上实现了其功能。先介绍了误码测试仪的基本工作原理,再从逻辑结构入手,介绍各模块的功能,并简要介绍了其实现方法。     

基于FPGA的RS485接口误码测试仪的设计和实现

介绍了一种基于FPGA的误码测试仪的设计原理、实现过程及调试经验。该误码测试系统使用RS485接口,具有原理简单、接口独特、功能丰富等特点,系统具有较好的可扩展性。     

基于DSP和FPGA的开环多码型误码测试仪的设计

实现了一种基于DSP和FPGA的开环多码型误码测试仪,并能达到要求的10-3≤p≤10-10检测灵敏度。伪随机码生成器用于生成由ITU推荐的用于误码测试的伪随机序列。误码测试仪可以进行开环测试,拥有五种测试码型可以选择,而且实现了盲检测。测试的方法灵活,可测试的设备广泛,扩展性较好。     

基于FPGA的多功能电缆测试仪

本文介绍了电缆测试仪的测量方法,并提出了一种使用FPGA实现误码测试及衰减测试的设计及实现方法。该设计可通过FPGA内建的异步串行接口向主控计算机传递误码信息,也可以通过数码管实时显示一段时间内的误码率,在系统设计中,采用DDS技术产生高精度的正弦信号,将该信号通过真有效值（RMS）芯片转换为直流电平,再将该信号通过AD转换芯片转换为数字信号。本文还介绍了该系统的构成和工作流程,然后重点分析了关键技术的实现：误码测试衰减测试m序列等。该测量仪在试验测量中获得了较高的测量高度,能满足实际工程的应用要求。     

基于FPGA的简易误码测试系统的设计与实现

设计了基于FPGA的简易误码测试系统,在充分利用伪随机测试码m序列的规律和FPGA设计的灵活性的基础上,自行设计了发送模块和接收模块,其中重点设计了接收模块中的时钟同步子模块、帧同步和误码检测子模块;先介绍了误码测试系统的基本工作原理、基本架构,再分析主要功能模块的的结构和实现方法,最后在Quartus Ⅱ 6.0上进行时序仿真,并在Altera公司的EPF10K20TC144-4进行实验,能正确累计误码个数;实验结果验证了设计的有效性.     

基于DS2172和DS21554的误码测试仪设计

介绍了一种采用误码专用测试芯片DS2172和E1接口芯片DS21554的误码测试仪的设计方案。该误码测试仪可以完成2048 kbps速率及一些较低速率的误码测试,提供E1接口及TTL接口两种模式,同时提供伪随机码和人工码两种测试码型,详细介绍了具体的硬件电路设计和具体的软件设计。设计结果表明该误码仪可以完成误码测试、误码统计及误码率的计算,能够满足数字传输系统常见故障的检测需求。     

PCI9054的PCI接口通用收发模块设计

为满足电子测量数据采集系统的高速化和通用化要求,提出了一种基于PCI9054的PCI接口通用收发模块设计.结合PCI9054的物理架构和DMA突发模式工作原理,详细设计出该通用收发模块的核心组成部分,硬件采用PCI9054作为PCI桥接芯片,以Zynq系列FPGA(xc7z100ffg900-2)作为本地总线控制器.解析PCI9054上电配置方法,用FPGA搭建本地总线控制逻辑,对DMA突发读进行时序分析,突发速度可达100 MB/s.     

突发通信中Turbo码的FPGA实现

给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案,方案中分量码译码算法采用Max-Log-Map算法。基于提出的设计方案,在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块。仿真和测试结果表明,该模块的误码率性能优良、译码延时较小、数据吞吐量大,可用于低信噪比条件下突发数据通信中的差错控制。     

Jitter models for the design and test of Gbps-speed serial interconnects

We present a comprehensive analysis of jitter causes and types, and develops accurate jitter models for design and test of high-speed interconnects. The recent deployment of gigabit-per-second (Gbps) serial I/O interconnects aims at overcoming data transfer bottlenecks resulting from the limited ability to increase chip pin counts in parallel bus architectures. The traditional measure of a communication link's performance has been its associated bit error rate (BER), which is the ratio of the number of bits received in error to the total number of bits transmitted. When data rates increase, jitter magnitude and signal amplitude noise must decrease to maintain the same BER. As data rates exceed 1 Gbps, a slight increase in jitter or amplitude noise has a far greater effect on the BER.     

Fast converging minimum probability of error neural network receivers for DS-CDMA communications

We consider a multilayer perceptron neural network (NN) receiver architecture for the recovery of the information bits of a direct-sequence code-division-multiple-access (DS-CDMA) user. We develop a fast converging adaptive training algorithm that minimizes the bit-error rate (BER) at the output of the receiver. The adaptive algorithm has three key features: i) it incorporates the BER, i.e., the ultimate performance evaluation measure, directly into the learning process, ii) it utilizes constraints that are derived from the properties of the optimum single-user decision boundary for additive white Gaussian noise (AWGN) multiple-access channels, and iii) it embeds importance sampling (IS) principles directly into the receiver optimization process. Simulation studies illustrate the BER performance of the proposed scheme.     

MIMO-MC-CDMA系统分层空时非线性预编码

针对垂直分层空时方案（VBLAST）传统检测存在误层传输效应及复杂度高的问题,提出了一种多用户MIMO-MC-CDMA下行链路系统中基于QR分解的VBLAST非线性模代数预编码算法,该算法首先采用QR分解获得预编码矩阵,然后在发射端MC-CDMA子载波信道间进行非线性模代数THP预编码,可以有效地消除分层空时码的误层传输效应。在接收端采用迫零与最小均方误差准则,降低了下行接收机的复杂度。仿真结果表明,提出的算法比传统检测算法有效改善了系统的误码性能。     

Multichannel direct sequence spectrum signaling using code phase shift keying

In this paper, we have designed and realized multichannel direct sequence spread spectrum (DSSS) system using code phase shift keying (CPSK). In the transmitter, taking each bit from each channel, data word is made as a symbol for selecting PN sequence, which is modulated with frequency of 100 MHz as DSSS signals. At the receiver, the correlator, integrator and decoder are used for separation of the signal of respective channel after demodulation. Oscilloscope traces show that the transmitted signals are matched with the simulated signals at the receiver. The bit error rate (BER) variation with jamming signal is estimated by our proposed simulation model, matching well with experimental values of BER measured by BER meter.     

一种具有不平等差错保护能力的TURBO码

根据Turbo码编码器的组成及码序列交织的原理,使用具有Smile属性的Helical交织器,研究了在同一块数据内部不同位置具有不平等差错保护能力的4状态1／3码率TURBO码,分析了不平等差错保护能力的分布规律和产生原因,给出了在高斯白噪声信道下的误码率。通过合理地使用具有较高差错保护能力的信息位可以使通信系统的性能得到提高。     

基于非线性预编码的多载波分层空时检测方法*

该文针对多载波分层空时方案传统检测存在误层传输效应及复杂度高的问题,提出了一种基于非线性预编码的多载波分层空时检测方法。该方法首先对反馈信道状态信息采用几何均值分解获得各子信道具有相同等效噪声增益的预编码矩阵,再在发射端多载波CDMA子载波信道间进行非线性模代数THP预编码,可以有效地消除传统分层空时检测的误层传输效应,在接收端分别采用迫零与最小均方误差准则,降低了下行接收机的复杂度。文中对该方法的性能进行分析并仿真,仿真结果表明本文所提出的方法比传统方法有效改善了系统的误码性能,并在一定程度上降低了接收机的复杂度。     

分布式MIMO 系统的迭代空时检测算法

针对未来无线通信系统中广义分布式天线阵的架构,提出了一种适用于分布式多输入多输出（MIMO） 系统的LST-STBC 空时编码方案．该方案通过具有差错控制编码的分层空时（LST）结构与基于正交设计的分组空 时码（STBC）的有效结合,同时获得了分集和复用增益．针对提出的空时编码结构,接收端采用基于软干扰抵消和 最小均方误差（MMSE）的迭代检测算法,通过检测和译码软信息的迭代,有效降低了系统的误码率．仿真结果表 明,文中提出的基于接收端迭代检测的空时编码方案能有效提高分布式MIMO 系统的传输速率和传输质量．     

Multiprocessing memory subsystem

This paper presents a central memory subsystem for a tightly coupled multimicroprocessor system. The design supports high-speed single-cycle and burst-mode data transfers. It supports a high level of data integrity through autonomous retries upon error detection, and provides a high level of test support. The multiprocessor system employs a distributed cache using the VMEbus. The memory subsystem has special facilities to guarantee data consistency in the different caches.