应用于3D集成的高密度Cu/Sn微凸点键合技术

3D-IC技术被看作是应对未来半导体产业不断增长的晶体管密度最有希望的解决方案,而微凸点键合技术是实现3D集成的关键技术之一.采用电镀工艺制作了直径为50μm、间距为130μm的高密度Cu/Sn微凸点,分析了不同预镀时间及电流密度对Cu微凸点形成质量的影响,并使用倒装焊机实现了高密度Cu/Sn微凸点的键合.利用直射式X射线、分层式X射线对键合样片进行无损检测,结果表明键合对准精度高,少量微凸点边缘有锡被挤出,这是由于锡层过厚导致.观察键合面形貌,可以发现Cu和Sn结合得不够紧密.进一步对键合面金属间化合物进行能谱分析,证实存在Cu6 Sn5和Cu3 Sn两种物质,说明Cu6 Sn5没有与Cu充分反应生成稳态产物Cu3 Sn,可以通过增加键合时间、减少Sn层厚度或增加退火工艺来促进Cu3 Sn的生成.     

微尺寸SnAg凸点的制备技术及其互连可靠性

用电镀法制备了尺寸小于100μm的面阵列Sn-3.0Ag凸点.芯片内凸点的高度一致性约1.42%,Φ100mm硅圆片内的高度一致性约3.57%,Ag元素在凸点中分布均匀.研究了不同回流次数下SnAg/Cu的界面反应和孔洞形成机理,及其对凸点连接可靠性的影响.回流过程中SnAg与Cu之间Cu6Sn5相的生长与奥氏熟化过程相似.SnAg/Cu6Sn5界面中孔洞形成的主要原因是相转变过程中发生的体积缩减.凸点的剪切强度随着回流次数的增多而增大,且多次回流后SnAg/Cu界面仍然结合牢固.Cu6Sn5/Cu平直界面中形成的孔洞对凸点的长期可靠性构成威胁.     

微尺寸SnAg凸点的制备技术及其互连可靠性

用电镀法制备了尺寸小于100μm的面阵列Sn-3.0Ag凸点.芯片内凸点的高度一致性约1.42%,Φ100mm硅圆片内的高度一致性约3.57%,Ag元素在凸点中分布均匀.研究了不同回流次数下SnAg/Cu的界面反应和孔洞形成机理,及其对凸点连接可靠性的影响.回流过程中SnAg与Cu之间Cu6Sn5相的生长与奥氏熟化过程相似.SnAg/Cu6Sn5界面中孔洞形成的主要原因是相转变过程中发生的体积缩减.凸点的剪切强度随着回流次数的增多而增大,且多次回流后SnAg/Cu界面仍然结合牢固.Cu6Sn5/Cu平直界面中形成的孔洞对凸点的长期可靠性构成威胁.     

SnAgCu凸点互连的电迁移

研究了无铅Sn96Ag3 sCuo s凸点与镀Ni焊盘互连界面的电迁移现象.在180℃条件下,凸点及互连界面在电迁移过程中出现了金属间化合物沿电子流运动方向的迁移,其演化过程呈现出显著的极性效应:阴极互连界面发生了金属间化合物的熟化、剥落和迁移;阳极互连界面则出现了金属间化合物的大量聚集.金属间化合物的演化和迁移造成了阴极处的物质减少,从而诱发空洞的形成和聚集,导致互连面积减小,整体电阻增大,可靠性降低.     

时效对Sn3.0Cu0.15Ni/Cu界面组织的影响

研究了150℃时效0,200,500h对Sn3.0Cu0.15Ni/Cu界面组织结构的影响.结果表明:界面金属间化合物层由Cu6Sn5层和Cu3Sn层组成,质量分数为0.15％的Ni的加入会使IMC层最初变厚,但在时效过程中,热稳定性强的界面化合物(Cu,Ni)6Sn5的生成,会抑制Cu3Sn化合物层的生长;同时Ni的加入会降低Cu6Sn5颗粒的长大速度,并且随着时效时间的延长,Cu6Sn5颗粒的形貌呈多面体结构.     

用于不同体态芯片互连的凸点制备及性能表征

随着轻量化、小型化及模块功能多样化的发展,由二维平面到三维高度上的先进封装技术应运而生.微凸点作为实现芯片到圆片异构集成的关键结构,可有效缩短信号传输距离,提升芯片性能.利用电沉积法在Si基板上以Cu作支撑层、Ni作阻挡层淀积微米级别的Au/Sn凸点,所制得的多层凸点直径约60 μ.m、高度约54 μ.m,其高度可控、...     

La对SnAgCu/Cu及Ni界面金属间化合物的影响

利用扫描电镜、能谱分析仪对Sn0.3Ag0.7Cu-xLa/Cu(x=0～0.25)和Ni界面金属间化合物(IMC)形成及长大规律进行了研究.结果表明:微量La的添加使钎焊与时效后焊点/Cu界面生成的Cu<,6>Sn<,5>晶粒明显细化,当X超过0.10时,Cu<,6>Sn<,5>晶粒的上方出现大量的粒状Ag<,3>S...     

分步电镀法制备Sn-Ag-In三元凸点及其可靠性

本文介绍了一种制备细节距、元素分布均匀的Sn-Ag-In三元凸点的方法。其特征在于在Cu凸点下金属层上分步电镀Sn-Ag和In,通过精确控制回流过程,获得了Sn1.8Ag9.4In凸点。研究发现位于Sn-Ag-In焊料和Cu之间的金属间化合物厚度随回流时间的延长而生长,这使得焊料基体中Ag相对浓度增加,因此在凝固过程中,更多的Ag2In相析出,起到了颗粒增强的作用。     

圆片级封装的无铅焊料凸点制作技术研究

对圆片级封装(WLP)的结构设计和关键工艺技术进行了研究;描述了凸点下金属(UBM)层的选择,凸点回流技术,以及凸点的质量控制技术;重点阐述了采用电镀制作无铅焊料凸点的方法.     

SnAgCu凸点互连的电迁移

研究了无铅Sn96Ag3 sCuo s凸点与镀Ni焊盘互连界面的电迁移现象.在180℃条件下,凸点及互连界面在电迁移过程中出现了金属间化合物沿电子流运动方向的迁移,其演化过程呈现出显著的极性效应:阴极互连界面发生了金属间化合物的熟化、剥落和迁移;阳极互连界面则出现了金属间化合物的大量聚集.金属间化合物的演化和迁移造成了阴极处的物质减少,从而诱发空洞的形成和聚集,导致互连面积减小,整体电阻增大,可靠性降低.     

Electroless Ni/Au Bump on a Copper Patterned Wafer for the CMOS Image Sensor Package in Mobile Phones

Wafer bumping technology using an electroless Ni/Au bump on a Cu patterned wafer is studied for the flip chip type CMOS image sensor (CIS) package for the camera module in mobile phones. The effect of different pretreatment steps on surface roughness and etching of Cu pads is investigated to improve the adherence between the Cu pad and the Ni/Au bump. This study measures the shear forces on Ni/Au bumps prepared in different ways, showing that the suitable pretreatment protocol for electroless Ni plating on Cu pads is “acid dip followed by Pd activation” rather than the conventional progression of “acid-dip, microetching, and Pd activation.” The interface between the Cu pad and the Ni/Au bump is studied using various surface analysis methods. The homogeneous distribution of catalytic Pd on the Cu pad is first validated. The flip chip package structure is designed, assembled, and tested for reliability. The successful flip chip bonding in the CIS package is characterized in terms of the cross-sectional structure in which the anisotropic conductive film (ACF) particles are deformed to about 1.5 μm in diameter. The experimental results suggest that electroless Ni/Au can be applied to the flip chip type CIS package using Cu patterned wafers for high mega pixel applications.     

Growth of an intermetallic compound layer with Sn-3.5Ag-5Bi on Cu and Ni-P/Cu during aging treatment

Growth kinetics of intermetallic compound (IMC) layers formed between the Sn-3.5Ag-5Bi solder and the Cu and electroless Ni-P substrates were investigated at temperatures ranging from 70°C to 200°C for 0–60 days. With the solder joints between the Sn-Ag-Bi solder and Cu substrates, the IMC layer consisted of two phases: the Cu₆Sn₅ (η phase) adjacent to the solder and the Cu₃Sn (ε phase) adjacent to the Cu substrate. In the case of the electroless Ni-P substrate, the IMC formed at the interface was mainly Ni₃Sn₄, and a P-rich Ni (Ni₃P) layer was also observed as a by-product of the Ni-Sn reaction, which was between the Ni₃Sn₄ IMC and the electroless Ni-P deposit layer. With all the intermetallic layers, time exponent (n) was approximately 0.5, suggesting a diffusion-controlled mechanism over the temperature range studied. The interface between electroless Ni-P and Ni₃P was planar, and the time exponent for the Ni₃P layer growth was also 0.5. The Ni₃P layer thickness reached about 2.5 μm after 60 days of aging at 170°C. The activation energies for the growth of the total Cu-Sn compound layer (Cu₆Sn₅ + Cu₃Sn) and the Ni₃Sn₄ IMC were 88.6 kJ/mol and 52.85 kJ/mol, respectively.     

Interfacial Reactions of Si Die Attachment with Zn-Sn and Au-20Sn High Temperature Lead-Free Solders on Cu Substrates

The interfacial reaction of Si die attachment with a high temperature lead-free solder of Zn-xSn (x = 20 wt.%, 30 wt.% and 40 wt.%) was investigated, and the currently used high temperature lead-free solder of Au-20Sn was compared. A sound die attachment to a Cu substrate can be achieved with Zn-Sn solder. No intermetallic compound (IMC) phase was observed in the solder layer, and only primary α-Zn and Sn-Zn eutectic phases were observed. At the interface with the Si die, with a metallization of Au/Ag/Ni, an AgAuZn₂, IMC layer was formed along the interface, and the Ni coating layer did not react with the solder. At the interface with the Cu substrate, CuZn₅ and Cu₅Zn₈ IMC layers were confirmed, and their thicknesses can be controlled by soldering conditions. During multiple reflows, the growth of these IMC layers was observed, but no additional voids or cracks were observed. For more reliable die attachment, a titanium nitride (TiN) coating layer was applied to suppress the formation of Cu-Zn IMCs. The Si die attached joint on the TiN-coated Cu was quite stable during the multiple reflows, and no visible IMC phase was confirmed in the interfacial microstructure.     

MgZr4(PO4)6的反应及高温电性能研究

以Mg(OH)2、NH4H2PO4、ZrCl2O·8H2O为原料,在不同的热处理温度(800 ℃、900 ℃、1 000 ℃、1 100 ℃)下应用固相反应法合成磷酸镁锆(MgZr4,PO4)6(MZP)粉体,研究了其热重 示差扫描热(TG/DSC)图谱、物相组成、微观形貌和高温电性能。结果表明,900 ℃处理下可以合成纯相MZP粉体,且粉体能稳定存在。随着热处理温度的升高,出现了Zr2O(PO4)2第二相产物,其物量随着热处理温度的升高而增多。合成的MZP粉末具有2~5 μm大小不等的颗粒状,表面粗糙,并有更小颗粒聚集及呈不规则立方体状,还有极少量的形状为棒状,表面光滑,尺寸大小为2 μm的两种形态。随着温度的升高,MZP由于镁离子通道扩散能力的增加,试样的电导率提高了3个数量级。     

PTN L3 VPN技术与应用研究

论述了PTN L3 VPN需求背景、技术原理、实现方案和方案优劣势,阐述了在PTN L3 VPN应用中常遇到的问题,简要介绍了中国移动LTE承载网的网络架构。     

自旋阀中的极化输运与相关自旋新材料及结构研究

电子既是电荷的载体又是自旋的载体。电子作为电荷的载体,使二十世纪成为了微电子学的天下。而随着1988年巨磁电阻(GMR)效应发现以来,通过操纵电子的另一量子属性——自旋,使新一代的电子器件又多了一维控制手段。电子自旋的研究涵盖了金属磁性多层膜、磁性氧化物、磁性半导体等众多体系,探寻这些体系中自旋输运的基本原理是研究的重点。目前,基于传统自旋阀中极化输运及自旋电子学的发展,对新材料和新结构的研究尚不成熟,还有众多科学问题亟待解决,诸如:如何在室温下获得更大的巨磁电阻变化率、提高器件的稳定性及灵敏度、自旋阀中交换偏置场产生的物理根源、实现自旋同半导体完美结合的材料、结构及方法等。因此,基于国内外自旋电子学研究的重点,首先围绕最基本的自旋阀纳米多层膜结构,开展了自旋阀多层膜制备、设计、结构优化、自旋阀交换偏置核心结构物理机制探索等研究;其次,提出了三种异质结新结构,并以大自旋极化率Fe3O4磁性半金属为核心材料,开展了自旋阀、新异质结研究;最后,在理论与材料研究的基础上,对自旋器件进行了设计与实验研究,获得了一些有益的结果:(1)理论方面,基于自旋电子器件进一步发展对新结构、新材料发展的需求,提出了磁性半导体/半导体、磁性半导体/磁性半导体、自旋滤波材料/自旋滤波材料的新自旋异质结模型。理论分析发现,利用磁性半导体/半导体异质结,在负偏压的作用下可实现自旋电子的极化输运,而利用磁性半导体/磁性半导体、自旋滤波材料/自旋滤波材料异质结可实现趋于100%的磁电阻变化率。另外通过计算,对可实现的磁阻效应及对材料的要求进行了详细研究,为新材料的应用奠定了一定的理论基础。(2)虽然基于自旋阀核心结构的自旋电子器件研究已开展了多年,但如何进一步提高自旋电子器件的磁电阻效应、灵敏度、工作范围、工作稳定性和解决这些问题的物理机制,仍是自旋电子学中的一个热点。因而,首先基于Mott二流体模型发现自旋阀巨磁电阻受磁性材料、非磁性材料、自旋极化率、自旋扩散长度、厚度、尺寸、电阻率等影响明显,因而可通过改善制备工艺条件及各层的材料、厚度改善自旋阀的性能,探寻提高巨磁电阻变化率、灵敏度等的有效途径。其次,以理论分析为指导,实验上首先制备Ta/NiFe/Cu/NiFe/FeMn传统自旋阀多层膜,研究了自由层、隔离层、钉扎层、反铁磁层厚度对巨磁电阻效应的影响,找到了最佳的制备工艺;其次,研究了缓冲层材料对自旋阀灵敏度、巨磁电阻效应的影响。发现由于缓冲层元素表面自由能的影响导致了自旋阀灵敏度的改变,指出选择适当表面自由能的缓冲层,可有效改善自由层薄膜的性能,为提高器件的灵敏度提供了有效的途径;最后,基于室温磁场下制备自旋阀交换偏置场较小、工作范围较窄的问题,通过对传统结构的改进,提出了新型双交换偏置场自旋阀模型,为增大器件工作稳定性、人为调制器件工作范围,提供了有效手段。(3)交换偏置在自旋电子器件中具有核心地位,但到目前为止,其产生的物理根源、影响其大小的因素仍是未解决的难题。因而,基于自旋阀的核心结构——铁磁/反铁磁交换偏置效应,研究了NiFe/FeMn双层膜钉扎层、被钉扎层厚度、材料微结构、底钉扎、顶钉扎结构等对交换偏置的影响,分析了交换偏置产生的物理根源;研究了制备磁场大小对钉扎场大小的影响,发现了利用大磁场可实现提高交换偏置的新方法,并利用52kA/m(650Oe)的大磁场在1~2nm的NiFe钉扎层中实现了接近48kA/m(600Oe)的交换偏置场。(4)基于自旋阀测试,研究了初始测试磁场平行与反平行于交换偏置场方向,测试电流的大小对交换偏置场的影响。并用大脉冲电流,在初始测试磁场反平行于交换偏置场方向的样品中,首次实现电流矩在电流沿膜面流动自旋阀结构中对钉扎场的翻转,为铁磁/反铁磁双层膜体系产生交换偏置的机理提供了新的研究途径,并对自旋阀的应用提出了新的挑战。(5)为探寻高自旋极化率的新材料,开展了半金属磁性材料Fe3O4薄膜制备工艺的研究。通过改变溅射功率、退火温度、缓冲层、磁场沉积等,在200W溅射功率、300℃的退火温度、24kA/m(300Oe)沉积磁场的最佳条件下获得了高晶粒织构、成分单一的Fe3O4薄膜,并通过对氧气氛的调节,实现了无缓冲层高性能Fe3O4薄膜的制备。(6)利用所制备的Fe3O4薄膜,进行了基于Fe3O4自旋阀的制备,发现Fe3O4薄膜同其它金属材料间电阻率的失配,是造成巨磁电阻效应低的原因;另外,基于理论提出的磁性材料/半导体异质结,制备了Fe3O4/n-Si纳米结,初步实现了磁性材料到半导体的自旋注入与输运。     

Low‐Temperature,Nontoxic Water‐Induced Metal‐Oxide Thin Films and Their Application in Thin‐Film Transistors

Here, a simple, nontoxic, and inexpensive “water‐inducement” technique for the fabrication of oxide thin films at low annealing temperatures is reported. For water‐induced (WI) precursor solution, the solvent is composed of water without additional organic additives and catalysts. The thermogravimetric analysis indicates that the annealing temperature can be lowered by prolonging the annealing time. A systematic study is carried out to reveal the annealing condition dependence on the performance of the thin‐film transistors (TFTs). The WI indium‐zinc oxide (IZO) TFT integrated on SiO₂ dielectric, annealed at 300 °C for 2 h, exhibits a saturation mobility of 3.35 cm² V^?1 s^?1 and an on‐to‐off current ratio of ≈10⁸. Interestingly, through prolonging the annealing time to 4 h, the electrical parameters of IZO TFTs annealed at 230 °C are comparable with the TFTs annealed at 300 °C. Finally, fully WI IZO TFT based on YO_x dielectric is integrated and investigated. This TFT device can be regarded as “green electronics” in a true sense, because no organic‐related additives are used during the whole device fabrication process. The as‐fabricated IZO/YO_x TFT exhibits excellent electron transport characteristics with low operating voltage (≈1.5 V), small subthreshold swing voltage of 65 mV dec^?1 and the mobility in excess of 25 cm² V^?1 s^?1.     

3G系统空中接口安全机制及国内应用问题研究

本文首先介绍了第三代移动通信系统空中接口安全的实现机制及对应用算法的要求，然后结合我国商用密码管理的相关政策，重点讨论了空中接口安全机制国内应用所面对的问题和可能的解决途径。     

控制高功率激光器腔镜与窗口微变形技术的探讨

阐述了用来控制和改善高功率激光器腔镜及其窗口热变形产生的破坏的几种技术,如水冷技术、半导体致冷技术和相变致冷等技术.由于各种技术应用原理不同,其适用的范围也有很大的差别.其中一种新技术多层水冷技术适应性比较广,并且能有效地减少高功率激光器热效应对其光学元件的影响,从而使镜面变形得到很好的控制.     

大功率、高频段电真空器件在雷达技术领域的应用分析

电真空器件正在向大功率、高频段上发展,该类电真空器件具有高峰值、高平均功率、高工作频率和大带宽的特点。近年来,借助材料科学、微加工方法和技术的进步,电真空器件的频率正在向毫米波、亚毫米波甚至太赫兹频段快速发展。大功率、高频段电真空器件同时具有更高的效率和更宽的带宽,在雷达技术领域有着广阔的应用前景。文中重点介绍了大功率、高频段电真空器件在雷达、电子对抗和微波武器等领域的五个重点发展方向,包括8 mm、3 mm 波段毫米波器件集中式和分布式系统应用、太赫兹频段器件应用、高功率微波系统应用和长脉冲发射技术。最后,展望了未来的需求和发展趋势。