JPEG2000中算术编码器的FPGA实现

研究了 JPEG2 0 0 0标准中算术编码器的硬件实现问题 ,提出了一种适合 VLSI实现的结构 ,并在 FPGA上对其进行了仿真验证。该设计使用 Verilog语言在 RTL级描述 ;并以 AlteraFLEX1 0 K1 0 0 - 3为基础 ,在 Maxplus II下完成综合及后仿真。综合得到的器件面积利用率 1 6 % ,最高工作时钟 3 1 .4MHz。分析表明 ,这种结构能够满足 JPEG2 0 0 0系统对 5 1 2× 5 1 2的灰度图像数据进行实时处理的要求     

JPEG2000标准中无损压缩部分的FPGA实现

小波变换是当代信号处理技术常用的数学方法之一,在图像压缩方面也有很好的应用。新一代的图像压缩标准JPEG2000就是采用这种技术。文中介绍了如何在FPGA(现场可编程门阵列)上实现JPEG2000标准中无损压缩的方法。该算法简单,计算量小,易于硬件实现。硬件实现结果与软件实现结果基本一致。     

JPEG2000中算术编码的VLSI结构设计

算术编码算法对于无损数据压缩是一种非常有效的方法,它已经被JPEG2000标准所采用.通过研究JPEG2000标准中的算术编码算法,设计了一种算术编码器的VLSI结构.该设计用Verilog语言进行了RTL级描述,然后用Modelsira对电路进行了仿真,经Quartus综合以后在FPGA上进行了验证.实验表明,在Ahera的芯片EP2C35F672C8上,该设计最高工作时钟可达63.37 MHz,可以作为IP核应用于JPEG2000图像编码芯片中.     

基于FPGA的JPEG2000位平面编码器研究及实现

在JPEG2000编码系统中,EBCOT tire-1的位平面编码器的复杂编码运算是整个系统的瓶颈,为了加快位平面编码器运算的速度,我们提出并行VLSI架构,用来处理编码器中的并行程序预估和程序编码。我们以VerilogHDL编写硬件代码,并以Altera QuartusⅡ进行模拟硬件仿真。     

JPEG2000中5/3离散小波多层变换FPGA实现研究

基于新一代图像压缩国际标准JPEG 2000,介绍一种快速、有效的多层5/3小波变换的VLSI设计结构,该方法使用两组一维变换实现,用移位-相加代替乘法操作,整体设计采用了流水线设计。利用双端口RAM和地址生成模块的调度完成小波变换的分裂、边界延拓工作,不需另外增加模块。二维离散小波变换滤波器结构的设计采用Verilog HDL进行RTL级描述,已经通过了FPGA验证,并可作为单独的IP核应用于图像编解码芯片中。     

基于JPEG2000的二进制算术编码的FPGA实现方案

本文提出了一种实用的MQ算术编码器的FPGA(Field-Programmable Gate Array,现场可编程门阵列)硬件实现方案,并对MQ算术编码器的原理进行了分析,并介绍了基于JPEG2000标准所采用的三级流水结构的具体实施过程.     

基于ADV212的JPEG2000静态图像压缩系统设计

研究了JPEG2000压缩标准及单片实现该标准的专用编解码芯片ADV212,并在分析ADV212的硬件结构及工作原理的基础上,设计了一种ADV212组合Field Programmable Gate Array(FPGA)的静态图像数据压缩电路.其中,系统数据接口采用Universal Serial Bus(USB),FPGA用来实现时序控制和输入输出数据格式的组织,ADV212则进行小波分解和码流组织,以完成图像数据的压缩.利用该系统对标准静态图像的压缩试验表明,系统工作正确可靠,可用于实际图像压缩.     

基于FPGA的JPEG 2000双重截断码率控制算法

提出一种基于双重截断的JPEG 2000码率控制算法,并给出其VLSI架构。双重截断包括基于熵估计的码率预分配的粗略截断和易于硬件实现的Tier-2快速截断。首先根据各个码块的熵估计值在所有码块熵估计值总和中所占的比例,提前分配码率,实时控制Tier-1编码部分对码流的第一次截断;再利用一种Tier-2快速码流截断法寻找最优截断点,进行码流的第二次精细截断。实验结果表明,通过双重截断所得的压缩图像,与标准PCRD-opt压缩图像的峰值信噪比差值最大不超过0.5 dB。     

JPEG2000及其编码系统的实现

随着多媒体技术应用领域的扩大，小波图像压缩研究日趋成熟。因此，国际标准化组织(ISO)指定了新一代的图像压缩标准：JPEG2000。首先介绍了JPEG2000的特点，然后介绍了JPEG2000的编码系统的实现过程，重点讨论了JPEG2000的技术核心：离散小波变换和EBCOT技术。最后，通过使用VC^ 6．0实现JPEG2000的编码算法，并对两种图像压缩格式进行了比较，给出了一个详细的实验结果。     

A HIGH-PERFORMANCE VLSI ARCHITECTURE OF EBCOT BLOCK CODING IN JPEG2000

The paper presents a new architecture composed of bit plane-parallel coder for Embedded Block Coding with Optimized Truncation (EBCOT) entropy encoder used in JPEG2000. In the architecture, the coding information of each bit plane can be obtained simultaneously and processed parallel. Compared with other architectures, it has advantages of high parallelism, and no waste clock cycles for a single point. The experimental results show that it reduces the processing time about 86% than that of bit plane sequential scheme. A Field Programmable Gate Array (FPGA) prototype chip is designed and simulation results show that it can process 512×512 gray-scaled images with more than 30 frames per second at 52MHz.     

基于GPGPU的JPEG2000图像压缩方法

为了进一步加快JPEG2000的压缩速度,对JPEG2000压缩标准进行研究,分析得出JPEG2000核心算法离散小波变换（DWT）部分数据之间的独立性适合并行化处理。NVIDIA最新推出的CUDA（计算统一设备架构）是非常适合大规模数据并行计算的软硬件开发平台。在通用计算图形处理器（general purpose graphic process unit, GPGPU）上使用CUDA技术实现DWT并行化加速,并针对GPGPU存储空间的特点进行优化。得出的实验结果表明,经过CUDA并行优化的方法能够有效地提高DWT的计算速度。     

基于JPEG2000压缩的抗图像合并水印算法

本文首次阐述水印在图像合并操作下的应用,综合考虑JPEG2000有损压缩的影响,提出了一种抗JPEG2000压缩和图像合并的水印算法,通过试验,证明该算法具有很强的抗压缩性和抗合并性。     

基于预测与JPEG2000的高光谱图像无损压缩方法

随着成像光谱仪向着高光谱分辨率、高空间分辨率方向发展,高光谱图像的数据量呈几何级数增长。由于数据传输和存储能力的限制,必须对高光谱图像进行有效压缩。首先,对高光谱图像的相关性进行了深入分析,得知其具有一定的空间相关性和极强的谱间相关性,从而具有较强的可压缩性。其次,结合JPEG2000对DPCM进行了修改,提出了基于一阶线性预测与JPEG2000相结合的无损压缩方案。最后,在软件平台上实现了该方案,并取得了较好的压缩效果。结果表明,该方案可以有效的实现高光谱图像无损压缩,验证了方案的可行性,为硬件平台上实现该方案提供了理论依据。     

发展中的静止图像压缩标准JPEG2000

从四个方面介绍JPEG2000：JEPG2000的产生背景,已有的和发展之中的静止图像压缩标准,JPEG2000的主要技术特点,JPEG2000与其它静止图像压缩标准之比较。     

基于FPGA的备用数据传输总线协议的实现

在可靠性要求很高的场合,系统对外连接的通信接口一般都有主通信接口和备用通信接口,当主通信接口出现软件故障或者硬件故障的时候,还要保障设备间最基本的数据通信不能中断,就必须启动备用通信接口。现对一组自定义的备用数据传输总线协议在FPGA中的实现过程进行了设计、测试,最终达到了协议规定的各项功能。但作为自定义的协议,根据总线两端连接的设备的特点,还有可以继续改进和调整的地方。