共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
基于边界扫描的混合信号电路可测性结构设计 总被引:1,自引:0,他引:1
在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。 相似文献
3.
本文提出了一个全局测试点插入算法。该算法在可测性设计以前首先分析了电路的可测性,得到测试点候选集,该集合中每一个点都是对该电路的可测性可能有很大改进的测试点。文中首先采用选择跟踪的思想得到全局测试点插入的初始界限,然后将测试点插入算法形式化为一个要枝界限的问题,得到了一种全局的测试插入结果,文中的算法是基于SCTM测试提出来的。 相似文献
4.
5.
测试性验证试验是舰炮制导弹药测试性水平的主要验证手段,故障注入是验证测试性水平的一种有效方法。舰炮制导弹药封装严密,故障注入难度大,导致部分故障模式无法实现和故障覆盖率较低,如何进行故障注入方法的优化和减少故障注入的成本成为亟待解决的问题。从某型舰炮制导弹药的故障模式分析出发,研究了其故障传递特性,利用故障传递特性建立故障与状态、故障与故障之间的关系,并运用贝叶斯网络多树传播算法得到了测试性等效故障相关矩阵,使用等效故障代替无法注入的故障,有效提高了故障的覆盖率,优化了测试性故障注入方法,完善了测试性验证试验。最终使测试性验证试验更加完备,测试性水平的验证结果可信度更高,实现了某型舰炮制导弹药主要故障模式的全部覆盖。 相似文献
6.
随着新一代电子产品的复杂化和密集程度的不断提高,电路和系统的可测试性急剧下降,传统测试技术已经不能满足需要。针对我国军用电子设备的测试及诊断工作需求,通过对IEEE1149系列边界扫描测试标准进行了研究分析,分析各标准的特征范围、适用对象、各标准相互关系,可以分析梳理IEEE1149标准在我国军用电子设备测试性设计中的可行性和适用性,探索得到将边界扫描技术在测试性设计上的应用思路。将边界扫描技术应用于电子设备不同范围的测试设计,能有效地解决传统测试性设计的问题,能够提升诊断能力,缩减产品生产周期及研制费用。 相似文献
7.
A.A. Ismaeel R. Mathew R. BhatnagarAuthor vitae 《Computers & Electrical Engineering》1998,24(6):441-461
In this paper, we present a scheduling and a variable binding technique for improved testability in high level synthesis. The scheduling technique called cost based scheduling system (CBSS), is time constrained which minimizes the number of resources (operations) and the number of registers based on a cost function. The CBSS improves the life time of primary input and primary output variables, reduces the life times of intermediate variables and hence improves the controllability and observability. The testability of the register transfer level (RTL) structure generated by this schedule is therefore improved. CBSS considers all the variables and operations jointly for scheduling. CBSS supports various scheduling modes such as multicycled and chained operations, and pipelining. The complexity of our scheduling algorithm is O(c·n2) where c is the number of control steps and n is the number of operations to be scheduled. To generate a highly testable RTL structure, the CBSS is followed by a variable binding technique to bind the variables into registers. An integer linear programming (ILP) approach is proposed with an objective function that minimizes the number of registers and a set of constraints that improves the testability of the RTL structure. Various case studies are presented and the results on different benchmark examples show the potential of our approach. 相似文献
8.
葛名立 《计算机测量与控制》2022,30(12):36-41
测试性模型是进行测试性仿真、设计、分析、评估的基础和关键。该文描述了设备测试性建模方法与测试性建模流程,为实现对复杂系统的测试性分析及故障诊断,获取有指导意义的诊断策略服务实际应用。测试性设计中采用多信号流建模技术,分层次建立某型机载音频设备的测试性模型;对设备故障模式、故障影响的分析归纳,收集各层级设备故障模式样本形成FMEA分析表;运用计算机建模仿真工具辅助,构建了定量化的测试性模型;通过模型仿真获得被测设备故障检测率、隔离率以及相关故障诊断流程;经测试性指标对比分析及测试性试验验证,发现该测试性模型中薄弱环节,经过迭代模型、改进测试性方案后,显著提高了设备的测试性指标,满足设备的应用使用需求。 相似文献
9.
BR Wilkins 《Microprocessors and Microsystems》1988,12(10):573-584
The complexity achievable within a custom chip or on a PCB loaded with standard combinational or sequential elements, even without the use of VLSI components such as microprocessors, requires the use of automatic methods for the generation of test patterns if the task is to be completed within an acceptable time and at an acceptable cost. This paper reviews the current status of some aspects of the test process as applied to such circuits, and of the principles of structured design methodologies intended to reduce the difficulties of test pattern generation (TPG). The paper starts by reviewing the fault models on which most automatic TPG (ATPG) methods are based, and goes on to discuss some of the available ATPG methods themselves. The problems involved in TPG for sequential circuits are briefly discussed to show the motivation behind structured design for testability using the scan-in scan-out (SISO) principle. The main implications of SISO are described, as are some of the applications of these principles to the construction of testable PCBs. 相似文献
10.
随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路(VLS1)和SOC测试的一项有效的可测试性设计方法。文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果。 相似文献
11.
12.
提出了一种基于加权相容图的资源分配算法——WCGRAA,给出了一个与可测性和互连造价相关的权值公式,并运用一种改进的加权团划分算法对加权相容图进行处理,从而实现了在资源分配过程中兼顾电路可测性和互连造价的可能。实验结果表明该文所提出的资源分配算法对电路的可测性和互连造价两方面都有所改善。 相似文献
13.
14.
故障诊断与预测技术是故障预测与健康管理(PHM)中的两大关键技术.依据电子系统的故障模式与机理,结合测试性设计分析理论,提出了一种基于测试性的电子系统综合诊断与故障预测方法框架.对国内外综合诊断与故障预测方法进行了分类与总结,从基于测试性的嵌入式诊断、基于信号处理的智能故障诊断、基于测试性的故障预测3个方面论述了电子系统综合诊断与故障预测方法.最后分析了制约电子系统综合诊断与故障预测的因素,并探讨了未来的发展趋势. 相似文献
15.
16.
17.
针对多值属性系统的诊断策略问题,根据Rollout算法可改善基础启发式算法的特点,用Rollout算法对基于信息熵的多值属性系统诊断策略进行优化,提出一种新的多值属性系统诊断策略.理论和实验分析表明,RoUout算法的计算结果优于信息熵算法,计算时间在可接受范围之内,可用于复杂多值属性系统的最优诊断策略设计. 相似文献
18.
针对同步时序电路提出一种结合了插入可观测点的部分复位方法,该方法是基于迭代计算的电路状态信息和冲突分析测度而提出的.根据基于电路状态信息的测度和冲突分析所选择出来的部分复位触发器,可以割断电路中的关键回路,使得电路容易被初始化.同时减少在时序ATPG中的潜在冲突.以前的部分复位方法中,部分复位的触发器不能由独立的复位信号所控制,这也是不能彻底改善可测试性的一个重要原因.当部分复位触发器可以由独立的复位信号所控制时,电路的可测试性会显著提高.该文提出了一种新的可测试性结构来设计部分复位触发器,该方法同时减小了在管脚、延时和面积的开销。 相似文献
19.
20.
《Information and Software Technology》1999,41(11-12):729-743
To deal with the increased complexity related to the testing of communications software, we propose the integration and application of finite state machine based specification transformations and testability measures early in the communications software development process. Based on this integration, the testability of a given design is estimated and appropriate specification transformations are defined and applied iteratively to enhance the testability of the product implementation. 相似文献