3～5GHz超宽带可变增益CMOS低噪声放大器的设计

基于TSMC 0.18μm RF CMOS工艺,设计了一款工作在3 GHz～5 GHz的增益连续可调CMOS低噪声放大器。采用RC电阻负反馈式结构以获得良好的输入匹配和噪声性能。通过改变第二级MOS管的偏流,在工作频段内获得了36.5 dB的连续增益可调。     

一种射频CMOS低噪声放大器的设计

应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。     

一种线性增益可调的低噪声差分放大电路的设计

设计了一种线性增益可调的低噪声差分放大电路.电路采用单端转差分芯片进行前端处理,应用差分信号的特性,抑制由外界条件的变化带给电路的影响,并充分利用高度集成的低噪声、低失真的ADRF6510实现了对差分信号的放大处理,同时配合ADRF6510自带的前端可编程滤波器,使该电路具有线性增益可调、高精度、低噪声等特点.     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计要求,基于SMIC 0.18μm CMOS工艺,设计了一种电流复用两级共源低噪声放大器。仿真结果表明,在2.4 GHz的工作频率下,功率增益为26.26 d B,输入回波损耗S11为-27.14 d B,输出回波损耗S22为-16.54 d B,反向隔离度为-40.91 d B,噪声系数为1.52 d B,在1.5 V的供电电压下,电路的静态功耗为8.6 m W,并且工作稳定。     

一种0.8GHz～6GHz CMOS超宽带低噪声放大器设计

给出了一个针对0.8GHz～6GHz 的超宽带低噪声放大器 UWB LNA(ultra-wideband low noiseamplifier)设计。设计采用0.18μm RF CMOS 工艺完成。在0.8GHz～6GHz 的频段内,放大器增益 S21达到了17.6dB～13.6dB。输入、输出均实现良好的阻抗匹配,S11、S22均低于-10dB。噪声系数(NF)为2.7dB～4.6dB。在1.8V 工作电压下放大器的直流功耗约为12mW。     

一种新型负反馈超宽带低噪声放大器的设计与实现

随着超宽带技术的发展,系统设计对低噪声放大器的性能提出了越来越高的要求。针对宽带放大器增益平坦度低。匹配性差等问题,本文从负反馈理论着手,改进了负反馈网络。通过ADS软件的辅助设计,实现了30MH—1．35GHz频段下的低噪声放大器的设计。通过对各项电路参数的优化,实现了增益为17．7dB,增益平坦度小于dB,输入输出电压驻波比小于1．5,噪声系数小于2．6的技术指标。     

超宽带低噪声放大器的频带选择性设计

基于ADS和MATLAB平台,设计一种新的具有频带选择性的多谐振负载网络,并构建了一种具有频带选择性的超宽带低噪声放大器,使之既能够屏蔽来自授权频带WLAN信号的干扰又同时放大UWB的信号。在3.1 GHz~10.6 GHz的频带范围内对其仿真获得结果为S11小于-10 d B,最大增益为20.23 d B,最小噪声系数为4.25 d B以下。     

采用噪声抵消技术的高增益CMOS宽带LNA设计

设计了一种面向多频段应用的CMOS宽带低噪声放大器。采用噪声抵消技术以及局部负反馈结构,引入栅极电感补偿高频的增益损失,电路具有高增益、低噪声的特点,并且具有平坦的通带增益。设计采用UMC 0.18μm工艺,后仿真显示:在1.8 V供电电压下,LNA的直流功耗约为9.45 mW,电路的最大增益约为23 dB,3 dB频带范围为0.1 GHz¹.35 GHz,3 dB带宽内的噪声约为1.7 dB1.35 GHz,3 dB带宽内的噪声约为1.7 dB⁵ dB;在1 V供电电压下,电路依然能够保持较高的性能。     

基于噪声消除技术的超宽带低噪声放大器设计

基于TSMC 0.18μm工艺研究3 GHz~5 GHz CMOS超宽带无线通信系统接收信号前端的低噪声放大器设计。采用单端转差分电路实现对低噪声放大器噪声消除的目的,利用串联电感作为负载提供宽带匹配。仿真结果表明,所设计的电路正向电压增益S21为17.8 dB~19.6 dB,输入、输出端口反射系数均小于-11 dB,噪声系数NF为2.02 dB~2.4 dB。在1.8 V供电电压下电路功耗为12.5 mW。     

海洋电场信号程控增益超低噪声采集系统设计

针对海洋电磁勘探中微弱动态电场信号的宽测量范围需求,提出了一种电场信号程控增益超低噪声采集(Programmable Gain Ultra-Low Noise Acquisition,PGULNA)方法,给出了系统设计实现.设计的程控增益超低噪声采集电路以低噪声运算放大器为核心,将D/A转换器内部电阻网络作为可编程反馈...     

一种新型电流运算放大器的设计

本文设计了一种新型的全差分电流运算放大器(COA)。本放大器采用电源电压2.5V、CMOS0.25μm工艺实现,输出级使用电容进行频率补偿,达到了足够的带宽和相位裕度。经过精心设计,该放大器的开环直流增益为74dB,单位增益带宽45MHz,相位裕度达到53deg,功耗为1mW,满足电流运算放大器要求的所有指标。     

T/R组件中高线性度低噪声放大器的设计

利用线性化补偿技术设计了一个位于接收前端T/R组件中的高线性低噪声放大器,通过在常用共源共栅电路中加入线性辅助电路实现。该电路在其他指标基本不变的情况下,线性度提高约15 dB。采用CMOS 0.18μm工艺设计该电路。     

一种新型超宽带CMOS低噪声放大器设计

结合电阻并联反馈，利用PCSNIM流程设计了一个用于超宽带（UWB）系统的宽带LNA电路。电阻并联反馈降低了输入电路的Q值，使窄带LNA带宽增加，而对NF的影响很小。用TSMC0.18CMOS工艺进行仿真，结果表明，LNA在3．1-5．1GHz带宽范围内NF小于2．9dB。输入匹配优于-10．5dB，功率增益为12．9dB，带内波动仅为1dB。在1．8V电源电压下，核心电路功耗为7．5mW。     

适用于高频调谐器的可变增益放大器设计

本文介绍了可变增益放大器的一些典型电路,采用0.18!m标准CMOS工艺设计了适用于DVB-C标准的高频调谐器中的可变增益放大器,运用Mentor公司的Eldo工具对电路进行了仿真,仿真结果达到低功耗、低噪声、宽增益范围的设计要求。     

5.8 GHz 0.18μmCMOS低噪声放大器的设计

基于0.18μm CMOS工艺,设计了一个新型的低噪声放大器。在该放大器中,采用带有级间匹配的共源共栅结构。采用级间匹配结构实现了低功耗高增益。为了降低芯片面积,使用LC并联网络代替传统的大电感。仿真结果表明,在5.8 GHz的工作频率下,功率增益大约为10.3 dB,而反向隔离度低于－16 dB。同时具有比较好的输入输出匹配。除此之外,还获得了比较小的最小噪声系数和比较好的线性度。在1.5 V的供电电压下,电路的静态功耗为12.7 mW。     

A 3.4 dB NF k‐band LNA with a tapped capacitor matching network in 65 nm CMOS technology

This article proposes a tapped capacitor network for low‐noise amplifier (LNA) input matching which can provide much broader bandwidth than traditional ones. According to the design, the implemented LNA can realize noise match and power match simultaneously, which will broaden LNA's bandwidth without introducing larger noise than traditional ones. In addition, input pad parasitic capacitance can be absorbed by the network. Then a k‐band LNA with the matching network designed in 65 nm CMOS technology is shown to demonstrate the performance of the matching network. The tested results show that frequency band of S₁₁ less than ?10 dB is about 17 GHz and minimum NF is about 3.4 dB. © 2014 Wiley Periodicals, Inc. Int J RF and Microwave CAE 25:146–153, 2015.     

A miniature low‐power ultra‐wideband low noise amplifier in 0.18 μm CMOS

A 0.18‐μm CMOS low‐noise amplifier (LNA) operating over the entire ultra‐wideband (UWB) frequency range of 3.1–10.6 GHz, has been designed, fabricated, and tested. The UWB LNA achieves the measured power gain of 7.5 ± 2.5 dB, minimum input matching of ?8 dB, noise figure from 3.9 to 6.3 dB, and IIP3 from ?8 to ?1.9 dBm, while consuming only 9 mW over 3–10 GHz. It occupies only 0.55 × 0.4 mm² without RF and DC pads. The design uses only two on‐chip inductors, one of which is such small that could be replaced by a bonding wire. The gain, noise figure, and matching of the amplifier are also analyzed. © 2011 Wiley Periodicals, Inc. Int J RF and Microwave CAE , 2011.     

A reconfigurable DCS1800/W‐CDMA LNA: Design and implementation issues

The authors present in this article a dual‐standard dual‐mode low‐noise amplifier (LNA) for DCS1800/W‐CDMA‐FDD applications. To save die area compared to conventional parallel LNAs, the authors have employed an alternative circuit configuration. It consists of sharing the most die consuming elements (inductances) in both operation standards, enabling a more compact solution. The standard selection is performed through a bias scheme (MOS switches) that allows alternating between the two involved standards. The LNA die area is 1.0 × 1.2 mm² and it consumes 6.8 mW (3.8 mA under 1.8 V), including bias circuitry. © 2008 Wiley Periodicals, Inc. Int J RF and Microwave CAE, 2009.     

Analysis and design of a fully integrated CMOS low‐noise amplifier for concurrent dual‐band receivers

This article thoroughly analyzes a concurrent dual‐band low‐noise amplifier (LNA) and carefully examines the effects of both active and passive elements on the performance of the dual‐band LNA. As an example of the analysis, a fully integrated dual‐band LNA is designed in a standard 0.18‐μm 6M1P CMOS technology from the system viewpoint for the first time to provide a higher gain at the high band in order to compensate the high‐band signal's extra loss over the air transmission. The LNA drains 6.21 mA of current from a 1.5‐V supply voltage and achieves voltage gains of 14 and 22 dB, input S₁₁ of 15 and 18 dB, and noise figures of 2.45 and 2.51 dB at 2.4 and 5.2 GHz, respectively. © 2006 Wiley Periodicals, Inc. Int J RF and Microwave CAE, 2006.