一种用于ADSL的11mW 79dB动态范围的ΔΣ调制器

随着工艺的进步,△∑A/D只适用于低速高精度领域的观念正在被打破。本论文设计一个单环二阶前馈反馈混合型多比特△∑调制器,用于ADSL。为了能让PH2相向PH1相借用12%的时间,以降低对运放、比较器和DEM单元速度的要求,本论文改进了传统的不交叠时钟产生电路。为解决无源加法器时钟馈通对比较结果的影响,调整了比较器和加法器的时序。 本设计采用1.8V电源电压,UMC 0.18um CMOS工艺。芯片测试结果显示：在80MHz时钟频率,32倍过采样下,调制器达到了79dB动态范围,71.3dB SNDR,11mW功耗和1.47pJ/step的FOM值。     

一种应用于调频接收机，功耗为2.52mW，具有72dB动态范围的连续时间ΔΣ调制器

本文提出一个采用三阶滤波器,三位量化器的连续时间ΔΣ 调制器。该调制器对环路延迟,时钟抖动,以及RC时间常数变化具有鲁棒性。在积分器设计中,采用了增益带宽积扩展结构的运放,提高了滤波器的线性度。该芯片使用130nmCMOS工艺设计,可以应用在调频接收机中。测试结果表明,在带宽为500 kHz,时钟为26MHz条件下,该调制器实现了72dB的动态范围和70.7dB的信噪失真比,在1.2V电压下消耗2.52mW功耗。     

一种低电压3阶4位前馈Σ-Δ调制器

介绍了一种应用于无线通信领域的低电压、带有前馈结构的3阶4位单环Σ-Δ调制器。为了降低Σ-Δ调制器的功耗,跨导放大器采用了带宽展宽技术。采用TSMC 0.13 μm CMOS工艺对电路进行仿真,仿真结果显示,当工作电压为1.2 V、采样频率为64 MHz、过采样比为16、信号带宽为2 MHz时,电路的SNDR达81 dB,功耗仅为7.78 mW。     

用于调制频率合成器的5bit 4阶误差反馈ΔΣ调制器设计

针对频率合成器的高速数据调制应用,采用误差反馈结构,设计了一个用于直接ΔΣ调制频率合成器的5bit 4阶ΔΣ调制器.该结构能简化多bit量化器的设计,不会对调制输入信号产生采样延迟.通过在传递函数中引入两个极点,获得了比多环路级联结构更好的系统噪声性能.在电路实现上,采用CSD方法实现滤波器的系数相乘,并通过对系数共同项的优化,减少了系统的硬件消耗和功耗,取得了好的系统性能.     

一种10 MHz带宽70 dB动态范围连续时间Sigma-Delta调制器

介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程。采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外。将谐振腔内嵌于调制器环路中,以改善带内信噪比。采用三级前馈型放大器,调制器具备更高的能效。该调制器基于65 nm CMOS工艺设计并流片。测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB。功耗为77 mW。该调制器芯片的内核面积为4.50 mm²。     

一种1V 60uW 92dB 3阶连续时间Sigma-Delta 调制器

本文介绍了一个1V 3阶单比特连续时间Sigma-Delta（ΣΔ）调制器。该调制器采用SMIC 0.13um工艺,应用有源RC积分电路实现环路滤波器。本文提出并验证了一种连续时间Sigma-Delta调制器电路设计方法,电路设计效率大大提高。通过使用二级Class A/AB 运算放大器实现了调制器的低功耗性能。本文设计的调制器采用128倍的过采样率,在20K Hz的信号带宽内实现了91.22dB SNDR. 调制器工作在1V电源电压下,总的功耗只有60uW,而且有源芯片面积只有0.12mm2.     

用于D类放大器的ΔΣ调制器系统分析与设计

D类放大器具有效率高、功耗低的优点,已逐渐被应用到音频领域。为了克服传统D类放大器的内在缺陷,引入了ΔΣ调制技术以及闭环特性。但由于ΔΣ调制技术的系统设计对整个放大器非常重要,而且设计方法较复杂,因此需要借助于Matlab工具。分析了ΔΣ调制技术对D类放大器的非线性、噪声和EMI等性能的改善,对几种高阶ΔΣ调制器结构进行比较分析,最后制定详细的系统设计方法、步骤,并用Matlab工具进行系统建模与仿真。通过仿真结果,验证了设计系统的有效性,从而为实际电路设计提供基础。     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用222级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4MHz采样频率以及80kHz输入信号的条件下,该调制器能够达到81dB的动态范围,功耗仅为5mW.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中.     

一个用于GSM的80dB动态范围∑-Δ调制器

设计了一个用于GSM系统的Sigma-Delta调制器．GSM系统要求信号带宽大于200kHz，动态范围大于80dB．为了能取得较低的过采样率以降低功耗，采用了级联结构（MASH）来实现，与单环高阶结构相比，它具有稳定及易于实现的优点．设计工作时钟为16MHz，过采样率为32，基带带宽为250kHz，电路仿真可以达到最高82dB的SNDR和87dB的动态范围．芯片采用SMIC0．18μm工艺进行流片，面积为1．2mm×1．8mm．芯片测试效果最高SNDR=74．4dB，动态范围超过80dB，测试结果与电路仿真结果相近，达到了预定的设计目标．芯片工作在1．8V电源电压下，功耗为16．7mW．     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用2 2 2级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4 MHz采样频率以及80 k Hz输入信号的条件下,该调制器能够达到81d B的动态范围,功耗仅为5 m W.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中     

一种应用于无线通信的低电压低功耗Σ-D调制器的设计

文章首先分析了低电压对于低功耗CMOSΣ-"调制器设计提出的挑战,使用了自顶向下的设计策略,利用Hspice和Simulink对开关电容放大器和开关电路非理想特性建模,通过Matlab优化低功耗结构的运算放大器电路参数,最后给出了系统仿真结果。仿真结果显示,使用0.18#m2p6mCMOS工艺设计的Σ-"调制器在1.5V低电源电压条件下,信号带宽为200KHz,峰值信噪比达到93.5dB,动态范围为96.3dB,满足了GSM/PCS1800/DCS1900等无线应用的要求。     

ΔΣ调制器在分数分频频率综合器中的分析与设计(英文)

提出了一种适用于分数分频锁相环频率综合器的全数字噪声整型ΔΣ调制器电路结构新的设计方法,并将其最终实现.采用了流水线技术和新的CST算法优化多位输入加法器结构,从而降低了整体的复杂度和功耗.这种电路结构通过了Matlab的行为级仿真,ASIC全定制实现并流片,该结构也通过VHDL综合实现验证,最后给出的测试结果表明该电路具有良好的性能,可应用于单片千兆赫兹级低功耗CMOS频率综合器中.     

一个用于GSM的80dB动态范围∑-△调制器

设计了一个用于GSM系统的Sigma-Delta调制器.GSM系统要求信号带宽大于200 kHz,动态范围大于80dB.为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点.设计工作时钟为16MHz,过采样率为32,基带带宽为250 kHz,电路仿真可以达到最高82dB的SNDR和87dB的动态范围.芯片采用SMIC 0.18μm工艺进行流片,面积为1.2mm×1.8mm.芯片测试效果最高SNDR=74.4dB,动态范围超过80dB,测试结果与电路仿真结果相近,达到了预定的设计目标.芯片工作在1.8V电源电压下,功耗为16.7mW.     

一个用于GSM的80dB动态范围∑-△调制器

设计了一个用于GSM系统的Sigma-Delta调制器.GSM系统要求信号带宽大于200 kHz,动态范围大于80dB.为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点.设计工作时钟为16MHz,过采样率为32,基带带宽为250 kHz,电路仿真可以达到最高82dB的SNDR和87dB的动态范围.芯片采用SMIC 0.18μm工艺进行流片,面积为1.2mm×1.8mm.芯片测试效果最高SNDR=74.4dB,动态范围超过80dB,测试结果与电路仿真结果相近,达到了预定的设计目标.芯片工作在1.8V电源电压下,功耗为16.7mW.     

一个用于GSM的80dB动态范围Σ-Δ调制器

设计了一个用于GSM系统的Sigma-Delta调制器. GSM系统要求信号带宽大于200kHz，动态范围大于80dB. 为了能取得较低的过采样率以降低功耗，采用了级联结构（MASH）来实现，与单环高阶结构相比，它具有稳定及易于实现的优点. 设计工作时钟为16MHz，过采样率为32，基带带宽为250kHz，电路仿真可以达到最高82dB的SNDR和87dB的动态范围. 芯片采用SMIC 0.18μm工艺进行流片，面积为1.2mm×1.8mm. 芯片测试效果最高SNDR＝74.4dB，动态范围超过80dB，测试结果与电路仿真结果相近，达到了预定的设计目标. 芯片工作在18V电源电压下，功耗为16.7mW.     

A 1.1 mW 87 dB dynamic range △∑ modulator for audio applications

This paper presents a 1.1 mW 87 dB dynamic range third orderΔΣmodulator implemented in 0.18μm CMOS technology for audio applications.By adopting a feed-forward multi-bit topology,the signal swing at the output of the first integrator can be suppressed.A simple current mirror single stage OTA with 34 dB DC gain working under 1 V power supply is used in the first integrator.The prototype modulator achieves 87 dB DR and 83.8 dB peak SNDR across the bandwidth from 100 Hz to 24 kHz with 3 kHz input signal.     

一种应用于无线通信的低电压低功耗∑-D调制器的设计

文章首先分析了低电压对于低功耗CMOS∑-△调制器设计提出的挑战，使用了自顶向下的设计策略，利用Hapiee和Simulink对开关电客放大器和开关电路非理想特性建模．通过Matlab优化低功耗结构的运算放大器电路参数，最后给出了系统仿真结果。仿真结果显示。使用0．18μm 2p6m CMOS工艺设计的∑-△调制器在1．5V低电源电压条件下，信号带宽为200KHz，峰值信噪比达到93．5dB，动态范围为96．3dB，满足了GSM／PCSl800／DCSl900等无线应用的要求。     

1．8V电源电压81dB动态范围的低过采样率∑△调制器

采用222级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的∑△调制器．在1．8V工作电压，4MHz采样频率以及80kHz输入信号的条件下，该调制器能够达到81dB的动态范围，功耗仅为5mW。结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中。     

80dB动态范围，用于低中频结构GSM接收机的ΣΔ调制器

介绍了一个200kHz信号带宽、用于低中频结构GSM射频接收机的高精度ΣΔ调制器.该调制器采用3阶单环单比特的结构,电路使用全差分开关电容结构实现,并在0.6μm 2P2M CMOS工艺下流片验证.调制器使用全差分±1V参考电压,工作在26MHz采样频率,过采样率为64.测试结果表明,在200kHz信号带宽内,调制器达到80.6dB动态范围,峰值SNDR达到71.8dB,峰值SNR达到73.9dB.整个调制器电源电压为5V,静态功耗为15mW.     

一种改进的高精度数字ΔΣ调制器结构

基于目前工业上广泛应用的高精度数字Δ∑调制器,提出了一个创新的改进结构。该结构性能优良,信噪比达到100dB,而且面积和功耗都有大幅度减少。首先简要介绍Δ∑调制器的原理,并分析了目前具代表性的数字Δ∑调制器。然后阐述了改进结构的原理和实现方式。最后通过电路设计数据给出结论。