基于MCU+CPLD变压器测试系统的设计与实现

采用MCU＋CPLD研制出铁路专用变压器测试系统装置。MCU实现频率跟踪和对测试数据的交流采样处理等，在MCU命令下CPLD作为接口负责对A／D的探作、测试结果的LCD界面显示和对继电器板的控制，达到了测试仪器整体结构精简并且二次设计快捷的效果，他作为与系统下住机的单片机同等重要的控制枢纽，对本系统至关重要。     

基于暂态行波法的配电网故障定位装置研究

针对我国配电网的现状,设计了一种基于暂态行波法的故障定位装置.通过FPGA进行高速数据采集,准确捕获暂态故障行波信号以保证装置的定位精度,通过MCU控制故障信息的远传,MCU+FPGA的结构解决了高速教据采集与低速任务处理之间的矛盾;GPS精确授时保证了各监测点采样的同步;采用双存储器,保证了故障数据无死区记录,提高了装置的可靠性.     

基于ATmega128和CPLD的数字继电保护装置系统设计与实现

介绍了ATmega128单片机与CPLD在数字继电保护保护装置中的硬件设计与应用。单片机与CPLD配合应用,改善了原来传统的由单片机、程序存储器、数据存储器、数据驱动芯片、锁存器、地址译码器等一些外围芯片组成的硬件结构,形成了结构简单而功能全面的CPU＋CPLD结构。大大简化了硬件从而提高了系统的可靠性和抗干扰能力,缩短了开发周期和降低了产品成本。且制造出商用产品,产生了良好的社会和经济效益。     

采用CPLD技术实现精密测距

介绍一种应用CPLD对时分多址系统进行系统同步达到精密测距的方法．将该设计方法应用于通信导航系统的小型化设计中，经实际跑车试验证明测距精度完全可以达到系统指标要求。     

CPLD模块在毫米波雷达测距中的应用研究

主要介绍了用VHDL语言对CPLD进行编程，实现毫米波雷达测距。在分析和实验的基础上，达到了要求的技术指标，并且提高了测距精度。     

基于80C196KC ＆ PSD4235G2在线编程的实现

可编程外围器件PSD应用于MCU系统后，单片机可以执行一个存储器的代码，同时擦除和编程另一个存储器，因而可以通过上位机远程更新用户软件，实现在线编程(In Application Programming)。同时，简化了MCU外围电路的设计，增加了系统的可靠性和稳定性。     

基于CPLD的C8051F单片机高速数据采集系统设计

设计了以CPLD为采集控制单元的高速数据采集系统。此系统采用CPLD对串行AD和串行铁电存储器的进行时序控制,协助芯片单片机C8051F020进行逻辑控制和时序协调。系统可实现采样频率2 MHz、采样精度12-bits、体积小和功耗低。该设计已经成功应用在测试中,其性能和指标均优于应用要求。     

世界代工业今年狂增40％

飞思卡尔半导体目前发布了40款新的ColdFire＋（plus）器件,提供针对消费电子和工业应用的FlexMemory和超低功耗特性,以巩固该公司在32位微控制器（MCU）领域的领先地位。通过采用90纳米（nm）薄膜存储器（TFS）闪存技术,ColdFire＋MCU致力于成为市场上高集成度、经济高效和小封装的32位MCU。     

飞思卡尔90nm ColdFire＋混合信号MCU解决方案加快设计创新

飞思卡尔半导体日前发布了40款新的ColdFire＋（plus）器件,将其久经考验的ColdFire产品线提升到一个新的高度。通过采用90nm薄膜存储器（TFS）闪存技术以及FlexMemory技术,ColdFire＋MCU致力于成为市场上集成程度最高、最经济高效和小封装的32位MCU。     

采用PSD913F2扩展8031程序空间

概述8031系列单片机是应用非常广泛的MCU，但是随着控制领域的不断智能化、复杂化，程序长度可能远远大于8031的64KB限制。可以采用PSD913F2作为8031的外部存储器，其程序空间最大可达256KB，用KeilC51的BlankSwitch技术可使8位MCU运行256KB的应用程序。PSD913F2内置256KB闪存，分为8个页面，每页空间16KB，内置可选的32KB启动存储器、2KB的SRAM、27个I/O端口、电源管理单元、40个可编程逻辑宏单元CPLD，通过串口在线配置FPGA所有代码，适用于8031、MC68HC11、Dallas、Z80等20余种单片机。8031与PSD913F硬件设计在多…     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

基于CPLD和BP算法的模拟电路故障诊断

由于模拟电路故障诊断本身的复杂性,目前已提出了很多相关的理论和算法。文中采用一种理论上比较成熟的人工神经网络BP算法,利用CPLD运算速度快、接口灵活等特点,提出了按层次化的设计方法建立神经网络的硬件模型,构造了基于CPLD的BP神经网络,并在此基础上实现了模拟电路故障诊断算法,相对于传统的故障字典法速度更快、效率更高。     

基于CPLD的多次重触发存储测试系统设计

提出一种基于CPLD的多次重触发存储测试系统设计方案,详细介绍系统硬件设计以及CPLD内部控制原理．并对CPLD控制电路仿真。该系统体积小、功耗低,能够实时记录多次重触发信号,每次信号记录均有负延迟,读取出数据时,无需程序调整,即可准确复现记录波形,因此重触发技术在存储测试系统中的应用具有重要意义。     

用CPLD实现交换电路优化设计

介绍了一种使用CPLD对时隙交换电路优化的设计方法。早期的交换电路逻辑复杂、稳定性差。以交换电路为例,描述了CPLD的设计开发环境;使用CPLD进行交换电路优化设计的基本工作流程;开发设计过程中一些需要注意的问题等。通过数据对比,CPLD优化后的交换电路性能稳定、成本低廉。该方法也可用于一般CPLD的开发设计工作。     

基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的＂Top-Down＂（自上而下）的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。     

基于VHDL语言的倒计时抢答器设计

分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD（复杂可编程逻辑器件）的系统设计方案,详细介绍了用VHDL（超高速集成电路硬件描述语言）进行其核心设计CPLD内部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点,指出了现代数字系统设计的特点及发展趋势。     

基于CPLD的测试系统接口设计

介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过对CPLD和TTL电路的比较及CPLD在系统中实现的强大功能,论述了CPLD在测试系统接口中应用的可行性和优越性,简单介绍了VHDL在CPLD设计中的应用。实验证明用CPLD实现的电路具有集成度高、灵活性强、可靠性高、易于升级和扩展等特点。给出了主要电路图和时序仿真图。     

基于CPLD的机器人控制系统

以EPF6106为例,介绍CPLD器件及其设计过程，讨论了CPLD器件在机器人系统中的应用，通过采用CPLD器件，控制编码器信号输入和脉冲输出，提高了系统的可靠性，实现了基于DSP的多轴控制。     

用单片机+CPLD实现液晶显示

本文介绍TC1602A液晶显示器的应用，以及单片机和CPLD综合应用的电路和软件设计，将CPLD应用到逻辑电路设计中，既简化了硬件电路，又节省了系统资源。     

基于C P L D的通用并行接口设计

论述了基于CPLD的通用并行接口设计。在嵌入式系统中采用CPLD具有系统简单、灵活的优点。由于使用EDA工具,在设计过程中直接进行逻辑验证,避免了系统设计过程中可能发生的错误。本设计采用了模块设计的方法,使设计过程简化,并具有设计再利用的性能。