基于SCR的ESD保护电路防闩锁设计

SCR器件作为目前单位面积效率最高的ESD保护器件,被广泛研究并应用到实际电路中.SCR所具有的低保持电压特性可以带来很高的ESD性能,但同时也会导致闩锁.文章从提高保持电压和触发电流这两方面入手,研究在实际电路应用中如何防止ESD保护电路发生闩锁.     

仪器漏电引起的CMOS电路闩锁

以某整机在调试过程中发生的一只CMOS驱动门电路的闰锁失效为例，具体分析了测试仪器感应漏电引起CMOS电路闩锁的现象、机理和原因，具有一定的典型性。     

克服CMOS电路测试中的闩锁现象

文章叙述了CMOS电路寄生可控硅现象的成因及其触发机理。针对实际测试情况,分析了测试过程中导致被测器件闩锁的原因。最后提出了相应的措施,从外部防止和克服CMOS电路闩锁的形成。     

由版图引起的CMOS ESD保护电路失效的分析

ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题.光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理.通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径.     

CMOS电路中ESD保护结构的设计

本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。     

提高CMOS电路抗闩锁能力的阱源结构设计

提出了一种较好的抗闩锁CMOS结构——阶源结构.对阶源结构和常规结构的CMOS反相器进行了电触发闩锁特性和激光器辐照实验研究,就实验结果进行了分析讨论.     

CMOS IC抗闩锁能力的提高及闩锁能力的恒定

本文提出CMOS IC闩锁模式,较为详细地讨论了出现闩锁现象的整个过程,并以此提出改进方法以及如何恒定CMOS IC的抗闩锁能力,其结论为:注入电流在30～50mA以上时,CMOS电路一般不会出现闩锁现象.     

CMOS电路芯片ESD保护电路设计技术的发展

本文简要地回顾了ＣＭＯＳ电路芯片上ＥＳＤ保护电路设计技术发展概况，给出了在中小规模、大规模及超大规模各阶段的ＣＭＯＳ电路芯片上ＥＳＤ保护电路的主流技术，双寄生的ＳＣＲ结构ＶＬＳＩ ＣＭＯＳ芯片上ＥＳＤ保护电路的最新设计技术，就其ＥＳＤ保护原理、设计技术及取得的成果做了较详细分析和探讨。对于研制高密度、高速度的ＶＬＳＩ ＣＭＯＳ电路。开展高ＥＳＤ失效阈值电压，小几何尺寸及低ＲＣ延迟时间常数保护电路的     

CMOS集成电路抗闩锁策略研究

以反相器电路为例，介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成，这是CMOS集成电路得到广泛应用的根本保障。     

dVss/dt触发N阱CMOS器件闩锁失效的研究

从半导体器件物理的角度分析了dVss/dt触发N阱CMOS器件的闩锁失效现象.当瞬时负电压脉冲峰值满足Vss-peak＜Vss0(导通临界值约为-0.8 V)时,CMOS器件发生闩锁效应.dVss/dt外界触发作用消失后,为了达到稳定闩锁效应状态,存储在寄生PNPN结构中耗尽电容的电荷量Qc要大于Qc0(临界值),需要足够的脉冲宽度和较小的晶体管渡越时间.Silvaco瞬态仿真验证表明,该研究结果可用于改善CMOS集成电路的可靠性设计.     

防止ESD引起器件闩锁的电源断路器

在某些情况下，ESD（静电放电）事件会毁坏数字电路，造成闩锁效应。例如，受到ESD触发时，通常构成CMOS器件中一部分的寄生晶体管会表现为一个SCR（可控硅整流器）。一旦ESD触发，SCR会在CMOS器件的两部分之间形成一个低阻通道，并严重导电。除非立即切断电路的电源，否则器件就会被损坏。人体交互产生的ESD是手机和医疗设备中遇到的大问题。为了有足够的ESD防护，多数医疗设备和工业设备都需要为ESD电流设置一个接地回路。而在实际生活中，移动设备可以对付没有合适的电源接地引出线的使用环境。     

不同γ脉冲宽度下CMOS电路闩锁阈值的数值模拟

采用MEDICI软件,用电流注入和X射线辐照两种方法,对瞬态辐照引起的CMOS电路的闩锁特性进行模拟,研究了闩锁阈值与脉冲宽度的关系;将计算结果与实验测量结果进行比较,结果表明:随着脉冲宽度的增加,辐射损伤的剂量率阈值随之降低,而辐射损伤的总剂量阈值随之增加,CMOS电路的剂量率闩锁阈值与脉冲宽度的倒数成正比.     

ESD保护电路

静电放电(ESD)常常是导致设备损坏的根源之一,这些设备通常安装在工厂的地面或现场。由于这种失效常常表现为其它类型的故障,因此很难找到真正的故障原因。例如在制造过程中,终检时的不合格产品往往可以追踪至一个损坏的元件或组件,经过进一步研究后会发现是OEM制造或测试中的某道工序使其遭到了ESD侵袭。     

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段，电路的静电(ESD)保护能力受到了更大的限制。因此，需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路，以LVTSCR结构为基础，结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应，提高了ESD保护电路的可靠性，实现了全芯片保护。     

基于CMOS工艺的IC卡芯片ESD保护电路

介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.     

一种应用于深亚微米CMOS工艺的ESD保护电路

本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。     

节省电池的自动闩锁电路

尽管可充电电池有很多优点,但过度放电会遭到损坏,以及缩短使用寿命.图1中的电路可以在电池电压低于某个预设极限时关闭电池供电的电器,例如.     

一种CMOS IC片上电源ESD保护电路

随着集成电路工艺的高速发展,特征尺寸越来越小,静电放电对CMOS器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了两种常见的CMOS集成电路电源系统ESD保护电路,分析了它们的电路结构、工作原理和存在的问题,进而提出了一种改进的电源动态侦测ESD保护电路.使用HSPICE仿真验证了该电路工作的正确性,并且在一款自主芯片中使用,ESD测试通过士3000 V.