系统级封装技术方兴未艾

本文论述系统级封装SiP与系统级芯片SoC的比较优势，重点介绍叠片式封装和晶圆级封装技术如何有效提高封装密度并解决了传统封装面临的带宽、互连延迟、功耗和总线性能等方面的难题。     

系统级封装设计套件实现系统级IC与封装的协同设计

系统级封装设计套件包括Cadence Radio Frequency SiP Methodology Kit、两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

CADENCE最新套件推动系统级封装设计主流化

法国尼斯CDNLive大会消息：Cadence设计系统有限公司宣布推出业界第一套完整的、能够推动SiP IC设计主流化的EDA产品。Cadence解决方案针对目前SiP设计中依赖‘专家工程’的方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺，以满足无线和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SiP Methodology Kit，两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

Cadence最新套件推动系统级封装设计主流化

近日．Cadence设计系统有限公司宣布推出业界第一套完整的能够推动SiPIC设计主流化的EDA产品。Cadence解决方案针对目前SiP设计中依赖“专家工程”方式存在的固有局限性．提供了一套自动化、整合的、可信赖并可反复采用的工艺以满足无线和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SiP Methodology Kit、两款新的RF SiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及3款新的数字SiP产品（Cadence SiP数字架构、Cadence SiP数字信号完整和Cadence SiP数字版图）。     

基于SiP技术的胶囊内窥镜微型电路系统制造

胶囊内窥镜是近年发展起来的微型医疗仪器,其电路构造具有体积小、功能全等特点。文章提出用高密度封装SiP技术实现胶囊内窥镜的电路系统微型化。相对传统的芯片定制方式,采用堆叠式、表面贴装式或倒装焊式等组装方式具有成本低、难度低、开发周期短的优点。SiP封装、埋植式元件基板制造等高密度封装技术的不断发展,使得采用普通商用芯片实现胶囊内窥镜电路系统制造具有可行性。     

系统级封装(SiP)组装技术与锡膏特性

由于物联网"智慧"设备的快速发展,业界对能够在更小的封装内实现更多功能的系统级封装(SiP)器件的需求高涨[1],这种需求将微型化趋势推向了更高的层次:使用更小的元件和更高的密度来进行组装.无源元件尺寸已从01005(0.4 mm×0.2 mm)缩小到008004(0.25 mm×0.125 mm),细间距锡膏印刷对S...     

系统级封装新型埋入式电源滤波结构的研究

在高密度小尺寸的系统级封装(SiP)中,对供电系统的完整性要求越来越高,多芯片共用一个电源网路所产生的电压抖动除了会影响到芯片的正常工作,还会通过供电网路干扰到临近电路和其他敏感电路,导致芯片误动作,以及信号完整性和其他电磁干扰问题.这种电压抖动所占频带相当宽,几百MHz到几个GHz的中频电源噪声普通方法很难去除.结合埋入式电容和电源分割方法的特点,提出一种新型高性能埋入式电源低通滤波结构直接替代电源/地平面.研究表明,在0.65～4GHz的频带内隔离深度可达-40～75 dB,电源阻抗均在0.25ohm以下,实现了宽频高隔离度的高性能滤波作用.分别用电磁场和广义传输线两种仿真器模拟,高频等效电路模型分析这种低通滤波器的工作原理以及结构对隔离性能的影响,并进行了实验验证.     

几种新的封装工艺

文章介绍了几种新的封装工艺,如新型圆片级封装工艺——OSmium圆片级封装工艺,它能够把裸片面积减少一半;新型SiP封装工艺——Smafti封装工艺,它改进了传统SiP封装工艺,把传输速度提高了10倍;超薄型封装工艺,超薄型变容二极管和Wi-Fi系统功率放大器;CDFN封装工艺和RCP封装工艺等。     

SOP集成电路塑料封装模具

介绍了SOP集成电路塑料封装模具设计中温度补偿的计算方法和计算结果.封装模具包括上模、下模和附件三大部分,可分成浇注、成型、排气、顶出、复位、加热、温控、上料、预热、定位和支撑等功能系统.     

系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题.同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势.     

LTCC在SiP中的应用与发展

SiP是实现先进电子设备小型化、多功能化和高可靠性的有效途径。SiP的组装和封装载体是基板。LTCC通过采用更小的通孔直径、更细的线宽/线间距和更多的布线层数能实现SiP复杂系统大容量的布线。通过采用空腔结构可以优化系统元器件的组装,提高散热能力。利用埋置无源元件,可以减少SiP表贴元件的数量。利用3D-MCM和一体化封装可以进一步减少系统的面积和体积,缩短互连线。未来SiP的发展要求LTCC具有更好的散热能力、更高的基板制作精度和更多无源元件的集成。     

系统级封装技术现状与发展趋势

目前应用的系统级封装SiP还只是制造商们简单制作的芯片组合体,而今后为了真正普及SiP,还有若干个残留课题,如芯片的测试、多个芯片组合时回路的控制等.叙述SiP技术的现状和将来的展望及课题.     

基于COB技术的SiP模块可靠性分析

针对COB形式的SiP模块,应用有限元分析方法模拟了该模块在湿热环境下的湿气扩散和湿应力分布,以及回流焊过程中的热应力分布,并通过吸湿实验和回流焊实验分析了该模块失效模式.结果表明,在湿热环境下,粘接材料夹在芯片和焊盘中间不易吸湿,造成粘接材料的相对湿度比塑封材料的相对湿度低得多.塑封材料相对湿度较高,产生较大的湿膨胀,使湿应力主要分布在塑封材料与芯片相接触的界面上.由于材料参数失配,回流焊过程产生的热应力主要分布在粘接材料和铜焊盘的界面,以及塑封料和铜焊盘的界面,在经过吸湿和回流焊实验后观察到界面分层沿着这些界面扩展.     

鱼与熊掌:SoC,还是SiP?

本文分析了SoC和SiP的各自特点,指出SiP是一种充满前途的芯片形式,但是缺乏标准和设计工具将制约SiP的成长.     

基于SiP技术的多片DDR3高速动态存储器设计

基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器“魂芯”II-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果。重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案。     

一种用于胎压传感器的新型系统级封装技术

TPMS IC是TPMS系统模块的关键核心器件,需要采用系统级封装(SiP)技术。对TPMS IC的一种新型SiP封装技术作了研究分析。在引线框架上引入电路板中介层,改善了芯片间电气互连与分布,增大了引入薄膜电阻电容元件的设计弹性。采用预成型模制部分芯片的封装技术,满足了IC与MEMS芯片不同的封装要求,还增强了SiP产品的可测试性和故障可分析性。采用敞口模封、灌装低应力弹性凝胶和传感器校准测试相结合的方法有效避免封装应力对MEMS压力传感器的影响。     

SiP协调设计与PI解析(1)

概述了SiP协调设计和PI解析: (1)SiP与协调设计,(2)SiP的形态.     

一种基于SiP技术的加速度计有源磁悬浮控制电路

加速度计是以加速度的观点来测量物体运动的传感器,它通过检测质量块的惯性力来测量载体的线加速度或角加速度。文中介绍的有源磁悬浮控制电路与陀螺浮子构成磁悬浮摆式积分陀螺加速度计,该加速度计具有量程大、测量精度高等优点。受整机系统内部装配空间的限制,在电路集成化产品的设计中,采用系统集成封装(SiP)技术设计与制作有源磁悬浮控制电路,减小电路产品的底面积和高度,适应整机系统对产品的装配和使用要求。同时详细介绍了基于SiP技术的电路设计方法,对HTCC工艺的SiP结构设计进行了阐述,并简述了HTCC工艺的SiP产品达到的技术性能和应用情况。     

一种基于SiP的数字光收发微系统设计与验证

根据整机小型化需求,设计了一种数字光收发微系统.以系统级封装技术为基础,采用管壳与基板一体化陶瓷针栅阵列封装,对光收发系统所需的各类集成电路裸芯片、光器件和阻容等无源元件进行高密度集成.通过版图设计、信号完整性、电源完整性及热应力仿真,研制出样品.经测试,信号接收SNR大于65 dBFs,SFDR大于86 dBc.模块...