共查询到19条相似文献,搜索用时 62 毫秒
1.
高速时钟电路的信号完整性设计 总被引:4,自引:0,他引:4
电子技术的发展日新月异,高速数字电路(即高时钟频率及快速边沿)的设计成为主流,给PCB设计带来许多问题和挑战.阐述了高速时钟电路设计过程中遇到的信号完整性问题,同时也给出了这些问题的解决方法. 相似文献
2.
本文分析了高速时钟电路的终端在确保信号完整性方面的重要作用,介绍了几种常用的终端方法,并用软件对采用上述终端方法的具体电路进行了仿真,最后从工程实现的角度选用了一种适宜的终端方法,得到了实测结果。 相似文献
3.
4.
5.
6.
7.
8.
为了解决高速系统PCB设计中的信号完整性问题,从信号线的传输线效应、电路间的串扰效应、同步开关噪声、电磁辐射干扰、电源完整性五个方面分析了信号完整性问题产生的原因,提出了工程应用中的相应解决措施,给出了基于Cadence软件高效的高速系统PCB的设计方案。 相似文献
9.
高速数字电路的信号完整性分析 总被引:4,自引:0,他引:4
随着高频电路器件越来越广泛的应用,高频电路的信号完整性问题受到设计人员的关注。详细介绍了PROTEL公司最新版本电路图绘制软件PROTELDXP的信号完整性分析功能及其实际操作步骤,并对高频率下电路布局布线、提高电路信号完整性能的有关措施等方面提出了改进建议,并给出了利用信号完整性分析改进前后的波形图。 相似文献
10.
随着集成电路的工作频率越来越高,数字信号在高速传输中产生了信号完整性问题,本文通过介绍信号完整性的概念,对影响信号完整性的原因进行了分析并提出了常用的解决方法,最后对信号完整性分析在高速PCB设计中的应用进行了研究,对当前高速PCB设计中的信号完整性分析和应用具有一定的指导意义。 相似文献
11.
As we approach 100 nm technology the interconnect issues are becoming one of the main concerns in the testing of gigahertz system-on-chips. Voltage distortion (noise) and delay violations (skew) contribute to the signal integrity loss and ultimately functional error, performance degradation and reliability problems. In this paper, we first define a model for integrity faults on the high-speed interconnects. Then, we present a BIST-based test methodology that includes two special cells to detect and measure noise and skew occurring on the interconnects of the gigahertz system-on-chips. Using an inexpensive test architecture the integrity information accumulated by these special cells can be scanned out for final test and reliability analysis. 相似文献
12.
13.
Unacceptable loss of signal integrity may cause permanent or intermittent harm to the functionality and performance of SoCs.
In this paper, we present an abstract model and a new test pattern generation method of signal integrity problems on interconnects.
This approach is achieved by considering the effects for testing inputs and parasitic RLC elements of interconnects. We also
develop a framework to deal with arbitrary interconnection topology. Experimental results show that the proposed signal integrity
fault model is more exact and more powerful for long interconnects than previous approaches. 相似文献
14.
高速电路板级信号完整性设计 总被引:2,自引:0,他引:2
随着系统工作频率及信号边沿转换速率提高,在实际PCB设计中要求设计者能熟练运用设计规则并针对不同设计要求相应调整。文中结合高速电路中常见SI设计技术与实际PCB设计实例,分析了常见SI设计规则工作原理,为应对日益复杂的高速PCB设计提供参考。 相似文献
15.
16.
近年来随着高速数字电子系统运行速度的不断增加,研究有损传输线的暂态过程已成为高速电路信号完整性分析的重要内容。行波折反射理论已被成功用于分析理想无损均匀传输线,如何运用该方法分析有损传输线有待进一步研究。本文将衰减因子引入行波折反射理论,分析有损均匀传输线暂态过程,计算结果准确,因此该方法是有效的。 相似文献
17.
系统越来越复杂,布线密度越来越大,数据传送速率越来越高速,这些都使得高速电路设计中的信号完整性问题逐渐成为设计者关注的焦点。结合高速图像解压缩处理系统分析了高速数字电路设计中的信号完整性问题及其产生的原因,并通过使用hyperlynx仿真工具针对本系统找出了解决信号完整性问题的具体方法。 相似文献
18.