一种齐纳二极管控制式轨对轨CMOS运算放大器

采用0.6μm CMOS工艺,设计了一种齐纳二极管控制式轨对轨运算放大器.该运放采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.该运放的小信号增益为82dB,单位增益带宽为12.34MHz,相位裕度为68°.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.文中主要讨论该轨对轨运算放大器的原理,性能及设计方法,并进行了模拟仿真.     

恒跨导轨对轨CMOS运算放大器的设计

为了提高运算放大器对电源电压的利用率,基于GSMC 0.18 μm CMOS工艺模型,设计了一种高增益恒跨导轨对轨CMOS运算放大器。该运算放大器的输入级采用了互补差分对,并通过3倍电流镜法保证输入级总跨导在整个共模输入范围内恒定;为了获得较大的增益和输出摆幅,中间级采用了折叠式共源共栅结构;输出级采用了AB类输出控制电路,使输出摆幅基本实现了轨对轨。在3.3 V供电电压以及1.6 V输入电压下,该放大器的直流增益为126 dB,单位增益带宽为50 MHz,相位裕度为65°。电路结构简单,易于调试,可大大缩减设计周期和成本。     

一种低噪声轨对轨输入CMOS运算放大器的设计

提出一种新颖的运算放大器电路结构,该电路基于同沟道MOSFET轨对轨输入设计技术,采用弱反型动态阈值MOS(DTMOS)晶体管作为输入差动对同时获得了很好的噪声性能和轨对轨输入共模范围.这些性能的获得仅仅是以增加很小的电路复杂性为代价的,而且没有增加静态功耗.该电路采用0.18μm CMOS工艺设计,仿真结果表明,在1.8V的电源电压下提供78dB的直流开环增益和38kHz的-3dB带宽,输入参考噪声电压大约5.4nV/(Hz)～(1/2).整个输入共模范围内,跨导基本恒定,浮动误差小于5%.     

一种输入输出轨到轨CMOS运算放大器的设计

随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小。为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度。中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18 μm工艺平台上流片验证。测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50 mV,实现了输入输出轨到轨的目标。     

一种恒跨导轨对轨CMOS运算放大器的设计

设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。     

一种宽带恒定跨导轨对轨运算放大器的设计

介绍了一种具有轨对轨输入功能的CMOS输入级电路。该电路克服了一般运算放大器只能工作在一定共模输入范围的输入级的缺陷，在各种共模输入电平下有着几乎恒定的跨导，使频率补偿更容易实现，且由于其工作原理与MOS晶体管的C—V解析关系无关，对制造工艺依赖性小，适用于深亚微米工艺。在此基础上，设计出了一种宽带的运算放大器，该运算放大器具有轨对轨输入、输出能力，可以作为常用模拟电路的基本单元模块。它没有严格的共模输入限制，跨导和整体性能稳定，适于为更大规模的数字／模拟混合信号系统提供行为级模型。     

一种恒跨导轨对轨输入/输出CMOS运算放大器

设计了一种CMOS恒跨导轨对轨输入/输出运算放大器,输入级采用负反馈技术控制尾电流,能自调整gm并使之保持恒定;输出级采用前向偏置AB类输出结构,实现轨对轨输出的同时减小了静态功耗。整个电路在5 V电源电压下,电压增益达到136 dB(1 MΩ电阻和1 pF电容并联负载),单位增益带宽为9.7 MHz,相位裕度62.4°。     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

一种恒跨导CMOS运算放大器的设计

设计了一种宽带轨对轨运算放大器,此运算放大器在3.3 V单电源下供电,采用电流镜和尾电流开关控制来实现输入级总跨导的恒定。为了能够处理宽的电平范围和得到足够的放大倍数,采用用折叠式共源共栅结构作为前级放大。输出级采用AB类控制的轨对轨输出。频率补偿采用了级联密勒补偿的方法。基于TSMC 2.5μm CMOS工艺,电路采用HSpice仿真,该运放可达到轨对轨的输入/输出电压范围。     

一种高增益CMOS两级运算放大器的设计

介绍了一种采用0.6μm CMOS工艺设计的高增益两级运放结构。结构主要采用基本的两级运放结构,并采用增益提高技术提高放大器的增益。用SmartSpice软件对电路进行了仿真,仿真结果表明,此电路能够将输入信号放大20000倍以上,单位增益带宽为13MHz,±2.5V电源供电,功耗小于1.4mW。     

1.5-V轨道-轨道CMOS运算放大器设计

本文介绍了一种1．5-V轨道-轨道CMOS运算放大器，该放大器采用了一种新颖的电流折叠共源共栅电路作增益级，使用一种电流跨导器作输入级，获得了低电源条件下的高电压增益和宽频带响应。在25-pF的负载电容下，它的静态功耗只有100μW，直流开环增益，单位增益带宽和相位裕度分别达到72dB，1．82-MHz和58度。     

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。     

共源共栅CMOS运算放大器的分析与设计

本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行了投片试制和采用SPICE进行了电路模拟。结果令人满意,达到了设计指标,证明了设计理论的正确性。该运放已成功地应用于开关电容滤波器芯片的制造。     

低电压满电源幅度CMOS运算放大器设计

回顾了在标准 CMOS工艺下 ,满幅度运放设计的各个发展阶段 ,结合笔者实际设计和测试的相关电路 ,较为详细地评述了它们的设计方法和各自的优缺点 ,着重阐述了低工作电压设计思想和如何做到输入级跨导的满幅度范围内恒定 ,使读者清楚了解该类运放的各自特点和发展趋势 ,为数模混合设计和系统级集成设计中采用何种运放结构提供了参考。在此基础上 ,提出了一种共模偏置电压具有严格的对称性能的新型满电源幅度运算放大器结构。     

低功耗轨至轨CMOS运算放大器设计

设计了一个1.5 V低功耗轨至轨CMOS运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能,采用了NMOS管和PMOS管并联的互补差动对输入结构,并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中,采用了适合在低压工作的低压宽摆幅共源共栅结构;在输出级设计时,为了提高效率,采用了简单的推挽共源级放大器作为输出级,使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时,运放的静态功耗只有290μW,直流开环增益约为76 dB,相位裕度约为69°,单位增益带宽约为1 MHz。     

低压Rail-to-Rail CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,设计了一种带有恒跨导输入级的轨对轨(rail-to-rail)低压CMOS运算放大器.采用折叠式共源共栅差分电流镜放大器输入级和改进的CMOS AB类输出级,实现了电源满幅度的输入输出和恒输入跨导.用Cadence Spectre仿真器,对整个电路在3.3 V工作电压下进行仿真,其直流开环增益AV=70.6 dB,相位裕度PM=71°,单位增益带宽GB=1.37 MHz.芯片面积为0.7 mm×0.4 mm.实际测试结果与模拟结果基本一致.     

CMOS运算放大器失调电压消除设计

基于直流对称偏置技术、版图的对称布局布线和先进的CMOS工艺技术。文中设计了一种低失调电压的高性能运算放大器。测试结果表明,在负载电容100 pF和电阻10 kΩ的情况下,最大失调电压＜2 mV;开环增益为98 dB;单位增益带宽达到10.4 MHz;相位裕度为55°;电源抑制比为-87 dB。该电路可广泛用于高性能数模混合电路、高性能模拟、计算、控制等系统中。